发明名称 形成半导体封装基板阻障层的方法
摘要 一种形成半导体封装基板阻障层的方法,包括以下步骤:(a)提供一已完成图案化线路制程之电路板,该电路板之置晶侧与球侧形成有图案化线路层,以及复数个电镀导通孔贯穿该电路板并导通电路板置晶侧与球侧之图案化线路层,并各以一绝缘保护层,形成于该电路板之置晶侧与球侧表面;其中该绝缘保护层复形成有复数个第一开口,曝露出该图案化线路层之部分以形成复数个金属连接垫,且该置晶侧与该球侧之金属连接垫系可电性导通;(b)形成导电层,分别覆盖该置晶侧与该球侧之该绝缘保护层与该复数个金属连接垫;(c)形成一第一阻层,覆盖该球侧之该导电层,并且移除该置晶侧之该导电层;(d)移除该第一阻层;(e)形成一第二阻层,覆盖该球侧之该导电层,并藉由微影制程形成复数个第二开口,以暴露出该球侧金属连接垫;(f)以电镀方式形成阻障层于该置晶侧与该球侧之该金属连接垫;以及(g)移除该球侧之该绝缘保护层上之该第二阻层以及该第二阻层所覆盖之导电层。
申请公布号 TW200739855 申请公布日期 2007.10.16
申请号 TW095113302 申请日期 2006.04.14
申请人 全懋精密科技股份有限公司 发明人 周保宏;潘秀宜
分类号 H01L23/48(2006.01);H01L21/60(2006.01) 主分类号 H01L23/48(2006.01)
代理机构 代理人 何文渊;陈正益
主权项
地址 新竹科学工业园区新竹市东区力行路6号