| 主权项 |
1.一种温度感测电路,包括: 一分压器,由具有随温度变化之复数电阻所组成, 且输出一第一、第二及第三分压;及 一电压比较器,将该第一与第二分压、以及第一与 第三分压进行比较,而根据比较结果分别输出一第 一及第二信号。 2.如申请专利范围第1项所述之温度感测电路,其中 该电压比较器包括: 一第一电晶体,具有一第一导电性,其源极耦接接 收一第一供应电压; 一第二电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一供应电 压,而汲极输出一温度侦测信号之一第一位元; 一第三电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一应电压 ,而沈极输出该温度侦测信号之一第二位元; 一第四电晶体,具有一第二导电性,其汲极耦接至 该第一电晶体之一汲极; 一第五电晶体,具有该第二导电性,其汲极接至该 第二电晶体之汲极,源极耦接至该第四电晶体之一 源极; 一第六电晶体,具有该第二导电性,其汲极接至该 第三电晶体之汲极,源极则耦接至该第四电晶体之 源极;以及 一第七电晶体,具有该第二导电性,其汲极耦接至 该第四电晶体之汲极,闸极耦接接收一致能信号, 而源极耦接接收一第二供应电压。 3.如申请专利范围第1项所述之温度感测电路,其中 该分压器包括: 一第一电阻耦接于该第二电晶体之闸极与该第一 电晶体之源极之间; 一第二电阻耦接于该第四电晶体之闸极与该第七 电晶体之源极之间; 一第三电阻耦接于该第五电晶体之闸极与该第一 电晶体之源极之间; 一第四电阻耦接于该第五电晶体之闸极与该第七 电晶体之源极之间; 一第五电阻耦接于该第六电晶体之闸极与该第一 电晶体之源极之间;以及 一第六电阻耦接于该第六电晶体之闸极与该第七 电晶体之源极之间。 4.如申请专利范围第2项所述之温度感测电路,其中 该第一及第二导电性分别系P及N型导电性。 5.如申请专利范围第2项所述之温度感测电路,其中 该第一及第二供应电压分别系Vdd及接地电位。 6.如申请专利范围第3项所述之温度感测电路,其中 该第一、第四、第五及第六电阻系由多晶矽制成 。 7.如申请专利范围第3项所述之温度感测电路,其中 该第二及第三电阻系一N型井区之寄生电阻。 8.一种半导体记忆装置之自动更新频率控制电路, 包括: 一脉冲产生电路,依据一外部控制信号输出一周期 性之脉冲列; 一分频电路,藉由将该脉冲产生电路输出之该周期 性脉冲列进行分频,而产生复数具有不同周期之脉 冲列; 一温度感测电路,侦测该记忆装置之一环境温度, 当该环境温度到达一预设温度时输出一温度侦测 信号,该温度感测电路包括: 一第一电晶体,具有一第一导电性,其源极耦接接 收一第一供应电压; 一第二电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一供应电 压,而汲极输出一温度侦测信号之一第一位元; 一第三电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一应电压 ,而沈极输出该温度侦测信号之一第二位元; 一第四电晶体,具有一第二导电性,其汲极耦接至 该第一电晶体之一汲极; 一第五电晶体,具有该第二导电性,其汲极接至该 第二电晶体之汲极,源极耦接至该第四电晶体之一 源极; 一第六电晶体,具有该第二导电性,其汲极接至该 第三电晶体之汲极,源极则耦接至该第四电晶体之 源极; 一第七电晶体,具有该第二导电性,其汲极耦接至 该第四电晶体之汲极,闸极耦接接收一致能信号, 而源极耦接接收一第二供应电压; 六个电阻,分别耦接于该第二电晶体之闸极与该第 一电晶体之源极之间、该第四电晶体之闸极与该 第七电晶体之源极之间、该第五电晶体之闸极与 该第一电晶体之源极之间、该第五电晶体之闸极 与该第七电晶体之源极之间、该第六电晶体之闸 极与该第一电晶体之源极之间、以及该第六电晶 体之闸极与该第七电晶体之源极之间; 一电压侦测电路,侦测供应至该记忆装置之该第一 供应电压;以及 一脉冲选择电路,藉由自该些脉冲列中选择其一而 输出一自动更新主时脉信号。 9.如申请专利范围第8项所述之半导体记忆装置之 自动更新频率控制电路,其中该第一及第二导电性 分别系P及N型导电性。 10.如申请专利范围第8项所述之半导体记忆装置之 自动更新频率控制电路,其中该第一及第二供应电 压分别系Vdd及接地电位。 11.如申请专利范围第8项所述之半导体记忆装置之 自动更新频率控制电路,其中该第一、第四、第五 及第六电阻系由多晶矽制成。 12.申请专利范围第8项所述之半导体记忆装置之自 动更新频率控制电路,其中该第二及第三电阻系一 N型井区之寄生电阻。 13.一种半导体记忆装置之自动更新频率控制电路, 包括: 一温度感测电路,输出一温度侦测信号,包括: 一第一电晶体,具有一第一导电性,其源极耦接接 收一第一供应电压; 一第二电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一供应电 压,而汲极输出一温度侦测信号之一第一位元; 一第三电晶体,具有该第一导电性,其闸极耦接至 该第一电晶体之闸极,源极耦接接收该第一应电压 ,而沈极输出该温度侦测信号之一第二位元; 一第四电晶体,具有一第二导电性,其汲极耦接至 该第一电晶体之一汲极; 一第五电晶体,具有该第二导电性,其汲极接至该 第二电晶体之汲极,源极耦接至该第四电晶体之一 源极; 一第六电晶体,具有该第二导电性,其汲极接至该 第三电晶体之汲极,源极则耦接至该第四电晶体之 源极; 一第七电晶体,具有该第二导电性,其汲极耦接至 该第四电晶体之汲极,闸极耦接接收一致能信号, 而源极耦接接收一第二供应电压; 六个电阻,分别耦接于该第二电晶体之闸极与该第 一电晶体之源极之间、该第四电晶体之闸极与该 第七电晶体之源极之间、该第五电晶体之闸极与 该第一电晶体之源极之间、该第五电晶体之闸极 与该第七电晶体之源极之间、该第六电晶体之闸 极与该第一电晶体之源极之间、以及该第六电晶 体之闸极与该第七电晶体之源极之间; 一内部周期选择器,接收复数代表不同周期之信号 ,并依据该温度侦测信号输出其中之一; 复数计时器,每一计时器产生该些代表不同周期信 号之一;以及 一自动更新控制器,依据自内部周期选择器输出之 信号决定一更新周期。 14.如申请专利范围第13项所述之半导体记忆装置 之自动更新频率控制电路,其中该第一及第二导电 性分别系P及N型导电性。 15.如申请专利范围第13项所述之半导体记忆装置 之自动更新频率控制电路,其中该第一及第二供应 电压分别系Vdd及接地电位。 16.如申请专利范围第13项所述之半导体记忆装置 之自动更新频率控制电路,其中该第一、第四、第 五及第六电阻系由多晶矽制成。 17.如申请专利范围第13项所述之半导体记忆装置 之自动更新频率控制电路,其中该第二及第三电阻 系一N型井区之寄生电阻。 图式简单说明: 第1图显示了一传统具有自我更新功能之动态随机 存取记忆装置; 第2图显示了第1图中电路所使用之信号时序图; 第3图显示了在自我更新功能期间中之自我更新间 隔以及动态随机存取记忆体之资料维持时间与温 度之关系; 第4图显示了在日本专利公开第3-207084中所揭露之 电路; 第5图显示了在美国专利第5,095,227号中所揭露之金 氧半电晶体温度感测电路; 第6图显示了一传统之温度感测电路; 第7图显示了在第6图中之电路所使用之信号时序 图; 第8图显示了本发明一实施例中之温度感测电路; 第9图显示了本发明一实施例中之自我更新频率控 制电路; 第10图系本发明另一实施例中之自我更新频率控 制电路。 |
