| 主权项 |
1.一种多通道影像配置电路,包含: 一系统流排; 一第一数位录影单元,系电性连接该系统流排, 具一第一记忆单元; 一第一影像撷取单元,系电性连接该第一数位录影 单元; 一第二数位录影单元,系电性连接该系统流排; 一第二影像撷取单元,系电性连接该第二数位录影 单元; 其中,该第二数位录影单元系可将该第二影像撷取 单元所撷取之一影像,处理后直接储存于该第一数 位录影单元之该第一记忆单元。 2.如申请专利范围第1项所述之多通道影像配置电 路,其中该第一数位录影单元更包含: 一记忆资料处理单元; 一影像配置单元,系电性连接于该记忆资料处理单 元; 一影像编码器,系电性连接于该记忆资料处理单元 ; 一影像解码器,系电性连接于该记忆资料处理单元 ; 一影像处理单元,系电性连接于该记忆资料处理单 元,该影像处理单元系可将该第一影像撷取单元所 撷取之一影像处理成该影像编码器可以处理之一 资料格式。 3.如申请专利范围第2项所述之多通道影像配置电 路,其中该影像编码器系为任一种影像压缩演算法 之影像编码器。 4.如申请专利范围第2项所述之多通道影像配置电 路,其中该影像解码器系为任一种影像压缩演算法 之影像解码器。 5.如申请专利范围第2项所述之多通道影像配置电 路,其中该资料格式系为任一影像解析度之资料格 式。 6.如申请专利范围第1项所述之多通道影像配置电 路,其中该系统流排系为一PCI bus、IDE bus或AM bus 。 7.如申请专利范围第1项所述之多通道影像配置电 路,其中该第一数位录影单元系可为一多通道数位 录影单元。 8.如申请专利范围第7项所述之多通道影像配置电 路,其中该多通道数位录影单元系可电性连接数个 影像撷取单元。 9.如申请专利范围第1项所述之多通道影像配置电 路,其中该第二数位录影单元更包含: 一记忆资料处理单元; 一影像配置单元,系电性连接于该记忆资料处理单 元; 一影像编码器,系电性连接于该记忆资料处理单元 ; 一影像解码器,系电性连接于该记忆资料处理单元 ; 一影像处理单元,系电性连接于该记忆资料处理单 元,该影像处理单元系可将该第二影像撷取单元所 撷取之该影像处理成该影像编码器可以处理之一 资料格式。 10.如申请专利范围第9项所述之多通道影像配置电 路,其中该资料格式系为任一影像解析度之资料格 式。 11.如申请专利范围第9项所述之多通道影像配置电 路,其中该影像编码器系为任一种影像压缩演算法 之影像编码器。 12.如申请专利范围第9项所述之多通道影像配置电 路,其中该影像解码器系为任一种影像压缩演算法 之影像解码器。 13.如申请专利范围第1项所述之多通道影像配置电 路,其中该第二数位录影单元系可为一多通道数位 录影单元。 14.如申请专利范围第13项所述之多通道影像配置 电路,其中该多通道数位录影单元系可电性连接数 个影像撷取单元。 15.如申请专利范围第1项所述之多通道影像配置电 路,其中该第一记忆单元系可为一外挂记忆单元。 16.如申请专利范围第1项所述之多通道影像配置电 路,其中更包含一中央处理单元,该中央处理单元 系可设定该第一数位录影单元进行影像组合时所 需的参数。 17.如申请专利范围第1项所述之多通道影像配置电 路,其中更包含一中央处理单元,该中央处理单元 系可设定该第二数位录影单元进行影像组合时所 需的参数。 18.如申请专利范围第1项所述之多通道影像配置电 路,其中该第二数位录影单元更包含一第二记忆单 元。 19.如申请专利范围第18项所述之多通道影像配置 电路,其中该第二记忆单元系可为一外挂记忆单元 。 图式简单说明: 第一图为习用之一张数位录影晶片透过系统滙流 排连接中央处理器的示意图; 第二图为习用之四张数位录影晶片透过系统滙流 排连接中央处理器的示意图; 第三图为本案较佳实施例之一张具多通道影像配 置单元的数位录影晶片架构图; 第四图为本案较佳实施例之四张具多通道影像配 置单元的数位录影晶片透过系统滙流排连接中央 处理器的示意图; 第五图为本案较佳实施例之多通道影像配置单元 配置16块记忆空区大小的示意图。 |
