半导体装置的制造方法

摘要

本发明之半导体装置，具备：具有贯通孔的半导体基板；和形成于上述贯通孔内面的第1绝缘树脂层；和形成于上述半导体基板的表背面之至少一面的第2绝缘树脂层；和在上述贯通孔内，以至少连接上述半导体基板之表背两面的方式连续形成，且与上述贯通孔的内面藉由上述第1绝缘树脂层绝缘的第1导电体层。在第2绝缘树脂层上，可具备与贯通孔内之第1导电体层电性连接的第2导电体层(配线图案)。可获得形成于贯通孔内且构成连接插塞等的导电体层的绝缘可靠性较高，且适用于多晶片封装(multi chippackage)等的半导体装置。又，连接半导体基板之表背间的导电体层及绝缘层的形成性较高，且可削减形成成本。

主权项

1.一种半导体装置之制造方法,其特征为具备下列 步骤: 在半导体基板形成贯通孔的步骤;和 在上述半导体基板的两面,以树脂面能够抵接的方 式来分别配置单面附铜箔树脂片而层压的步骤;和 在上述半导体基板之上述贯通孔的部分,形成直径 小于该贯通孔之小径孔的步骤;和 在上述小径孔的内部形成导电体层,以将配置于上 述半导体基板两面的上述铜箔电性连接的步骤;和 将上述铜箔实施配线加工的步骤。 2.如申请专利范围第1项之半导体装置之制造方法, 其中,上述小径孔系非贯通孔。 3.如申请专利范围第1或2项之半导体装置之制造方 法,其中,上述小径孔的内部系被上述导电体层埋 设。 图式简单说明: 第1图系表示本发明之第1实施型态之半导体装置 的构成之剖面图。 第2图系表示本发明之第2实施型态之半导体装置 之制造方法的前半段步骤之剖面图。 第3图系表示本发明之第2实施型态之半导体装置 之制造方法的中间步骤之剖面图。 第4图系表示本发明之第2实施型态之半导体装置 之制造方法的后半段步骤之剖面图。 第5图系表示本发明之第3实施型态之半导体装置 的构成之剖面图。 第6图系表示本发明之第4实施型态之半导体装置 的构成之剖面图。 第7图系表示使用本发明之第4实施型态之半导体 装置之积层封装体的构成之剖面图。 第8图系表示本发明之第5实施型态之半导体装置 的制造步骤之剖面图。 第9图系表示本发明之第6实施型态之半导体装置 的构成之剖面图。 第10图系表示本发明之第7实施型态之半导体装置 的制造步骤之剖面图。 第11图系表示本发明之第8实施型态之半导体装置 的构成之剖面图。 第12图系表示本发明之第9实施型态之半导体装置 的制造步骤之剖面图。 第13图系表示本发明之第10实施型态之半导体装置 的构成之剖面图。 第14图系表示第13图所示之半导体装置的变形例之 剖面图。 第15图系表示本发明之第11实施型态之半导体装置 的制造步骤之剖面图。 第16图系表示第15图所示之半导体装置之制造步骤 的多孔质绝缘树脂层的形成步骤的一例之剖面图 。 第17图系表示第15图所示之半导体装置之制造步骤 的多孔质绝缘树脂层的形成步骤的其他例之剖面 图。 第18图系表示适用本发明之第10实施型态之半导体 装置之堆叠型多晶片构造的半导体装置的一例之 剖面图。