具有延迟调整电路的反相闸延迟线路

摘要

本发明公开了一种具有延迟调整电路的反相闸延迟线路。一方面，数字电路，其反相闸延迟线路的复数个反相闸串接，复制反相闸延迟线路的复数个反相闸串接，任一正反器接复制反相闸延迟线路的相应反相闸，正反器用于储存二进制信息，编码器接复数个正反器，延迟选择器分别接编码器及反相闸延迟线路的复数个反相闸。另一方面，用于提供在数字电路中时间延迟的方法：复制反相闸延迟线路的反相闸接收第一信号；第一个正反器接收第二信号，其具有相对第一信号的时间延迟，正反器储存第一信号与第二信号产生的二进制信息；由二进制信息来决定相关反相闸数目。本发明具有对于个别反相闸之间的温度、电源电压、以及制造过程的影响不敏感的功能。

主权项

1、一种数字电路，包括：一个反相闸延迟线路(110)和一个延迟调整电路，其特征在于：所述反相闸延迟线路(110)包括用于接收一个序列数据的复数个串联连接的反相闸；所述延迟调整电路包括一个延迟选择器(120)、一个编码器(130)、一个正反器数组(140)以及一个复制反相闸延迟线路(150)；所述复制反相闸延迟线路(150)包括复数个串联连接的反相闸，该复数个反相闸用于接收第一信号；所述正反器数组(140)由复数个正反器组成，任一个正反器电性连接至该复制反相闸延迟线路(150)的相对应反相闸，该复数个正反器用于储存二进制信息，其第一个正反器接收相对于所述第一信号具有时间延迟的第二信号；所述编码器(130)电性连接至该复数个正反器，其根据储存在复数个正反器中的二进制信息，用以决定该反相闸延迟线路(110)所需反相闸的数目；所述延迟选择器(120)分别电性连接所述编码器(130)以及反相闸延迟线路(110)的复数个反相闸，其由所述反相闸延迟线路(110)的反相闸而导致该序列数据的延迟，该反相闸延迟线路(110)的反相闸的数目是由编码器(130)的输出来决定。