发明名称 |
用于绝缘体上硅半导体器件结构的FET结构及其形成方法 |
摘要 |
一种用于绝缘体上硅半导体器件结构的FET结构。该结构包括绝缘体上硅衬底结构。源和漏扩散区设置于绝缘体上硅衬底上。FET体区与源和漏扩散区互连。栅氧化区设置于体区及源和漏扩散区中至少一部分上。栅区设置于栅氧化区的至少一部分上。二极管与栅区和FET体区互连,提供这两者间的导电通道。二极管通过高阈值FET区与FET源和漏区及反型沟道电隔离。 |
申请公布号 |
CN100342548C |
申请公布日期 |
2007.10.10 |
申请号 |
CN99120885.4 |
申请日期 |
1999.10.08 |
申请人 |
国际商业机器公司 |
发明人 |
安德列斯·布赖恩特;爱德华·J·诺瓦克;敏·H·彤 |
分类号 |
H01L29/78(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种用于绝缘体上硅半导体器件结构的FET结构,包括:绝缘体上硅衬底结构;绝缘体上硅衬底上的源和漏扩散区;与源和漏扩散区互连的体区;设置于体区及源和漏扩散区的至少一部分上的栅氧化区;设置于栅氧化区的至少一部分上的栅区;及与栅区和体区互连且提供两者间的导电通道的二极管;其中,通过在该FET的源区和漏区以及所述二极管之间包括高Vt掺杂阱,该高Vt掺杂阱夹在掺杂浓度低于该高Vt掺杂阱的第一区域之间,并通过增加至少与该高Vt掺杂阱接触的栅氧化物的厚度,从而局部提高在该FET的栅区之下延伸的二极管区域中该FET的阈值,使得所述二极管与所述FET的源和漏区电隔离;并且其中该二极管包括具有与源和漏扩散区相同导电性的区域,并且其中所述第一区域之一的掺杂浓度低于高Vt掺杂阱并与源和漏扩散区的导电性相反。 |
地址 |
美国纽约 |