| 发明名称 | 具有制作在不同晶向晶片上的器件层的三维CMOS集成电路 | ||
| 摘要 | 提供了一种制造3D集成电路的三维(3D)集成方案，其中，pFET位于对其最佳的晶面上，且nFET位于对其最佳的晶面上。根据本发明的第一3D集成方案，第一半导体器件被预先制作在第一绝缘体上硅(SOI)衬底的半导体表面上，且第二半导体器件被预先制作在第二SOI衬底的半导体表面上。在预先制作这二种结构之后，此二种结构被键合到一起，并经由穿过通孔的晶片-通道被互连。在第二3D集成方案中，具有第一结晶学取向的第一SOI层的覆盖绝缘体上硅(SOI)衬底，被键合到结晶学取向不同于第一SOI层的第二SOI层上具有第二半导体器件的预先制造的晶片的表面；以及在第一SOI层上制作第一半导体器件。 | ||
| 申请公布号 | CN100342523C | 申请公布日期 | 2007.10.10 |
| 申请号 | CN200410079883.6 | 申请日期 | 2004.09.23 |
| 申请人 | 国际商业机器公司 | 发明人 | 陈永聪;凯瑟琳·W·瓜里尼;杨美基 |
| 分类号 | H01L21/82(2006.01);H01L21/84(2006.01);H01L21/8238(2006.01);H01L21/768(2006.01);H01L27/12(2006.01);H01L27/092(2006.01);H01L23/52(2006.01) | 主分类号 | H01L21/82(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种三维集成方案，它包括下列步骤：将具有第一结晶学取向的第一绝缘体上硅层的覆盖绝缘体上硅衬底，键合到在结晶学取向不同于第一绝缘体上硅层的第二绝缘体上硅层的表面上，该第二绝缘体上硅层的表面具有至少一个预先制造的第二半导体器件；以及在所述第一绝缘体上硅层中制作至少一个第一半导体器件。 | ||
| 地址 | 美国纽约 | ||