摘要 |
Die Erfindung betrifft einen integrierten Halbleiterspeicher mit Speicherzellen, mit zumindest einem Paar (15) von Bitleitungen, das eine erste (10) und eine zweite Bitleitung (20) umfasst, und zumindest einem Leseverstärker (25), an den die erste (10) und die zweite Bitleitung (20) angeschlossen sind. Erfindungsgemäß weisen die Bitleitungen (10, 20) jeweils eine erste (11, 21) und eine zweite Leiterbahnstruktur (12, 22) auf, wobei die Speicherzellen (4) jeweils an die zweite Leiterbahnstruktur (12, 22) angeschlossen sind und wobei die erste Leiterbahnstruktur (11, 21) jeweils zwischen den Leseverstärker (25) und die zweite Leiterbahnstruktur (12, 22) der jeweiligen Bitleitung (10, 20) zwischengeschaltet und in einem größeren Abstand von der Substratfläche (2a) angeordnet ist als die jeweilige zweite Leiterbahnstruktur (12, 22). Insbesondere dann, wenn die zweite Leiterbahnstruktur (22) einer (20) der beiden Bitleitungen noch weiter von dem Leseverstärker (25) wegführt als die andere Bitleitung (10), sind Bitleitungsreichweiten erzielbar, die deutlich größer sind als die Maximallänge herkömmlicher Bitleitungen, die gerade noch zuverlässig betreibbar sind.
|