一种多码率兼容LDPC码的构造方法及其译码器

摘要

本发明提供了一种多码率兼容LDPC码的构造方法，首先按码率由高到低进行排序，维度分布遵循约束条件：低码率LDPC码每个变量节点的维度不大于高码率码相应变量节点的维度；然后利用Block－PEG算法构造出最高码率LDPC码H矩阵；以该矩阵为基准，按照码率由高到低的顺序重构不同码率的H矩阵，重构遵循约束条件：高码率LDPC码H矩阵中0元素位置在低码率H矩阵中依然是0元素。该方法得到多码率LDPC码与CBMR－LDPC码相比，构造更简单，硬件实现复杂度不高，码性能更优越。本发明还提供了一种相应的译码器，通过一些具有多端口的RAM同时连接多个CNU，节省了存储资源，易于实现且可以适应不同码长变化。

主权项

1.一种多码率兼容LDPC码的构造方法，包括如下步骤：(1)初始化多码率兼容LDPC码参数：确定码长N、维度分布函数、H矩阵每一个子块的大小p以及码率序列R1，R2，R3，…，Ri，…，Rt，其中t是通信系统根据实际需要确定的码率个数，i表示H矩阵的序号，为1～t的整数，子块大小p能够整除正整数序列N，N(1-R1)，N(1-R2)，…，N(1-Ri)，…，N(1-Rt)，维度分布函数满足约束条件1：低码率LDPC码每个变量节点的维度不大于高码率LDPC码相应变量节点的维度；(2)采用Block-PEG算法构造出最高码率LDPC码H矩阵，作为多码率兼容LDPC码的母阵；(3)以母阵为基础，按照码率由高到低的顺序重构不同码率的LDPC码H矩阵，重构过程满足约束条件2：高码率LDPC码H矩阵中0元素位置在低码率LDPC码H矩阵中依然是0元素。