发明名称 |
半导体器件及其制造方法 |
摘要 |
提供一种利用SOI衬底的半导体器件结构以及制造该结构的方法,该结构能够降低寄生电容同时防止由于浮置衬底效应引起的寄生双极效应并防止支撑衬底偏压改变阈值电压。利用SOI衬底的半导体器件的特征在于仅在位于半导体薄膜中的栅电极之下的体区中形成P-阱扩散层或N-阱扩散层。 |
申请公布号 |
CN100341140C |
申请公布日期 |
2007.10.03 |
申请号 |
CN03106162.1 |
申请日期 |
2003.02.19 |
申请人 |
精工电子有限公司 |
发明人 |
长谷川尚;小山内润;冈本隆幸 |
分类号 |
H01L21/84(2006.01);H01L21/336(2006.01);H01L29/786(2006.01) |
主分类号 |
H01L21/84(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;梁永 |
主权项 |
1.一种制造半导体器件的方法,包括:在利用SOI衬底制造MOS晶体管的工艺中形成元件隔离区;仅在位于此后将在半导体薄膜中形成的该MOS晶体管的栅电极之下的体区中形成阱;在该半导体薄膜上形成栅绝缘膜;用杂质掺杂该半导体薄膜以便控制阈值电压;在该半导体薄膜上淀积多晶硅并构图获得的多晶硅膜以形成该栅电极;用n型杂质轻掺杂将用作NMOS晶体管的源和漏的半导体薄膜的区域以便形成第一导电类型的低浓度杂质扩散层,该第一导电类型是n型;用p型杂质轻掺杂将用作PMOS晶体管的源和漏的半导体薄膜的区域以便形成第二导电类型的低浓度杂质扩散层,该第二导电类型是p型;通过在SOI衬底上淀积形成绝缘膜;通过各向异性干法腐蚀蚀刻该绝缘膜以便在栅电极的侧壁上形成侧壁隔离物;用n型杂质重掺杂被一个侧壁隔离物和若干元件隔离区围绕的、将用作NMOS晶体管的源和漏的区域以便形成第一导电类型的高浓度杂质扩散层,该第一导电类型是n型;以及用p型杂质重掺杂被一个侧壁隔离物和若干元件隔离区围绕的、将用作PMOS晶体管的源和漏的区域以便形成第二导电类型的高浓度杂质扩散层,该第二导电类型是p型。 |
地址 |
日本千叶县千叶市 |