| 发明名称 | 存储器及其制造方法 | ||
| 摘要 | 本发明提供一种能够将尺寸减小的存储器及其制造方法。该存储器包括：n型杂质区域(12)，其形成在p型硅基板(11)的主表面上，作为存储器单元(9)中包含的二极管(10)的阴极及字码(7)而起作用；p型杂质区域(14)，其在n型杂质区域(12)的表面上隔开规定的间隔而形成有多个，作为二极管(10)的阳极而起作用；位线(8)，其形成在p型硅基板(11)上，与p型杂质区域(14)连接；配线层(27)，其设置在位线(8)的下层，相对于n型杂质区域(12)每隔规定间隔进行连接。 | ||
| 申请公布号 | CN101047187A | 申请公布日期 | 2007.10.03 |
| 申请号 | CN200710088452.X | 申请日期 | 2007.03.27 |
| 申请人 | 三洋电机株式会社 | 发明人 | 铃木弘之;山田光一;山田裕 |
| 分类号 | H01L27/112(2006.01);H01L23/522(2006.01);H01L21/8246(2006.01);H01L21/768(2006.01);G11C17/10(2006.01) | 主分类号 | H01L27/112(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
| 主权项 | 1.一种存储器，其特征在于，包括：半导体基板；第一导电型的第一杂质区域，其形成在所述半导体基板的主表面上，作为存储器单元中包含的二极管的一个电极以及字码线而起作用；第二导电型的第二杂质区域，其在所述第一杂质区域的表面上隔开规定间隔而形成多个，作为所述二极管的另一个电极而起作用；位线，其形成在所述半导体基板上，与所述第二杂质区域连接；配线，其形成在所述位线的下层，相对于所述第一杂质区域每隔规定间隔进行连接。 | ||
| 地址 | 日本大阪府 | ||