| 发明名称 | 非易失性半导体存储器件及其制造方法 | ||
| 摘要 | 按如下方式提供一种非易失性半导体存储器件：在基片上形成半导体层，在该半导体层上形成电荷累积层且第一绝缘层插入在这两者之间，以及在电荷累积层上设置栅电极且第二绝缘层插入在这两者之间。该半导体层包括被设置在与栅电极重叠的区域内的沟道形成区、用于形成源极区或漏极区并被设置成与沟道形成区邻接的第一杂质区、以及被设置成与沟道形成区和第一杂质区邻接的第二杂质区。第一杂质区的导电类型与第二杂质区的导电类型不同。 | ||
| 申请公布号 | CN101047208A | 申请公布日期 | 2007.10.03 |
| 申请号 | CN200710093655.8 | 申请日期 | 2007.03.30 |
| 申请人 | 株式会社半导体能源研究所 | 发明人 | 高野圭惠;山崎舜平 |
| 分类号 | H01L29/792(2006.01);H01L27/115(2006.01);H01L21/336(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L29/792(2006.01) |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 李玲 |
| 主权项 | 1.一种非易失性半导体存储器件，包括：基片；在所述基片上的半导体层，所述半导体层包括沟道形成区、源极区、漏极区和杂质区；在所述半导体层上的第一绝缘层；在所述第一绝缘层上的电荷累积层；在所述电荷累积层上的第二绝缘层；以及在所述第二绝缘层上的栅电极，其中所述源极区和所述漏极区与所述沟道形成区相接触，其中所述杂质区被设置成与所述沟道形成区、所述源极区和所述漏极区邻接，以及其中所述杂质区的导电类型与所述源极区和所述漏极区的导电类型不同。 | ||
| 地址 | 日本神奈川县 | ||