| 发明名称 | 含有非易失性存储器的半导体器件及其制造方法 | ||
| 摘要 | 本发明公开了含有非易失性存储器的半导体器件。倘采用该半导体器件，则把第2栅极电极膜用做逻辑电路的栅极电极膜和非易失性存储器的控制栅极电极膜。该构造在第2栅极电极膜形成后的热处理比较少，更适合于构成逻辑电路的晶体管的微细化。 | ||
| 申请公布号 | CN100339997C | 申请公布日期 | 2007.09.26 |
| 申请号 | CN200410003750.0 | 申请日期 | 2004.01.30 |
| 申请人 | 株式会社东芝 | 发明人 | 竹渕政孝;荒井史隆 |
| 分类号 | H01L27/105(2006.01);H01L27/115(2006.01);H01L21/8247(2006.01);H01L21/8234(2006.01);H01L21/8239(2006.01) | 主分类号 | H01L27/105(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种含有非易失性存储器的半导体器件，具备：半导体衬底；至少具有一个第1MOS晶体管的非易失性存储单元，所述第1MOS晶体管具备第1栅极和在所述半导体衬底中形成的将所述第1栅极夹在中间的源极和漏极区，所述第1栅极由在所述半导体衬底上从下边开始依次叠层的第1栅极绝缘膜、第1栅极电极膜、第2栅极绝缘膜、第2栅极电极膜和第3栅极电极膜构成；以及具有多个第2MOS晶体管的逻辑电路，所述第2MOS晶体管具备第2栅极和在所述半导体衬底中形成的将所述第2栅极夹在中间的源极和漏极区，所述第2栅极与所述非易失性存储单元分离且由在所述半导体衬底上从下边开始依次叠层的第3栅极绝缘膜、第2栅极电极膜和所述第3栅极电极膜构成。 | ||
| 地址 | 日本东京都 | ||