用于高速解压缩数字数据的装置和方法

摘要

以并行和流水线方式执行压缩数据的解压缩操作，以便实时产生存储器的地址，而不是使用大的查询表。因此将这样做的逻辑电路减少到能够由现场可编程门阵列(FPGA)的适当编程而形成的地步，同时实现了处理速度的实质提高，超过提高时钟速率导致的速度提高。

主权项

1.一种装置，包括现场可编程门阵列(FPGA)，被编程为形成若干组件，用于执行以下步骤：接收输入的位流；执行比较以确定代码字长；与所述执行比较的步骤并行地执行偏移量和所述位流的位数的相加；选择所述执行相加的步骤的结果；以及完成所述执行比较的步骤后，丢弃所述位流的等于所述代码字长的位数。