| 发明名称 | 半导体集成电路器件及其电路插入方法 | ||
| 摘要 | 本发明提供一种具有经过了选通时钟设计的电路并且消耗电能小的半导体集成电路器件。其具备：在使能生成部401的输出是OFF时，输出变化的频度是0或者低的第1电路403，以及输出变化的频度高的第2电路404；将第2电路404的输出和使能生成部401的输出作为输入、仅在使能生成部401的输出是ON时使来自第2电路404的输入通过的输入控制部405；将第1电路403的输出和输入控制部405的输出作为输入的组合电路406；将组合电路406的输出作为输入、由时钟控制部402的输出驱动的存储装置407。 | ||
| 申请公布号 | CN101043212A | 申请公布日期 | 2007.09.26 |
| 申请号 | CN200710135952.4 | 申请日期 | 2007.03.13 |
| 申请人 | 株式会社东芝 | 发明人 | 梶原裕嗣 |
| 分类号 | H03K19/00(2006.01) | 主分类号 | H03K19/00(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 李峥;杨晓光 |
| 主权项 | 1.一种半导体集成电路器件，其特征在于，具备：生成时钟信号的时钟生成部(A)；生成ON或者OFF信号的使能生成部(B)；将上述时钟生成部(A)的输出和上述使能生成部(B)的输出作为输入、仅在上述使能生成部(B)的输出是ON时使来自上速时钟生成部(A)的输入通过的时钟控制部(C)；在上述使能生成部(B)的输出是OFF时输出变化的频度是0或者低的第1电路(D)；在上述使能生成部(B)的输出是OFF时输出变化的频度高的第2电路(E)；将上述第2电路(E)的输出和上述使能生成部(B)的输出作为输入、仅在上述使能生成部(B)的输出是ON时使来自上述第2电路(E)的输入通过的输入控制部(F)；将上述第1电路(D)的输出和上述输入控制部(F)的输出作为输入的组合电路(G)；以及将上述组合电路(G)的输出作为输入、由上述时钟控制部(C)的输出驱动的存储装置(H)。 | ||
| 地址 | 日本东京都 | ||