运动估计的超大规模集成电路体系结构及数据缓存的方法

摘要

本发明涉及数字视频信号编码中多尺度多模式运动估计中数据缓存和提供的超大规模集成电路实现的体系结构及处理过程。本发明所提出的装置和方法的核心部件包括两个可分别独立寻址的超高速缓冲存储器，用来分别存储当前帧和参考帧中的被处理数据。这种高速缓冲存储器与外部存储器以及与运动估计器之间的数据交换以4×4数据块为基本单位进行；本发明提出了一整套方法来支持从4×4到16×16的各种模式运动估计所需的高速数据提供；给出了地址形成的过程，以及数据查找策略。本发明特别适用于ITU-TH.264视频编码中多种块模式运动估计方法的集成电路硬件实现，也同样可以有效地支持其他视频编码方法(例如MPEG-2，MPEG-4等)的超大规模集成电路实现。

主权项

1、一种超大规模集成电路体系结构，用于数字视频信号编码的运动估计步骤中的高速数据缓存和提供，其特征在于包括：a)当前帧数据缓存器；b)参考帧数据缓存器；c)当前帧数据缓存器与外部存储器之间的数据通道；d)参考帧数据缓存器与外部存储器之间的数据通道；e)当前帧数据缓存器与多模运动估计器之间的数据通道；f)参考帧数据缓存器与多模运动估计器之间的数据通道；其中，多模运动估计器由四个内部结构完全一样的处理单元PE-A(302)，PE-B(303)，PE-C(304)，和PE-D(305)组成，所述PE-A(302)，PE-B(303)，PE-C(304)，和PE-D(305)中的每一个能独立完成一个4*4大小的像素块的运动估计。