发明名称 节省存储器的LDPC译码方法和装置
摘要 描述了用于实现节省存储器的LDPC译码的方法和装置。根据本发明,将消息信息储存在压缩状态(310),用于校验节点处理操作。全部更新校验节点(321)的状态,然后对校验节点(321)的状态进行提取处理(316),以产生校验节点到变量节点消息。从变量节点收到的消息的符号可以由本发明的校验节点处理器模块(312)储存,用于消息提取。校验节点处理器(308)可以按照变量节点顺序(304)处理消息,从而允许变量节点处理器和校验节点处理器按照同一顺序对消息进行操作,减小或消除对校验节点和变量节点之间传递的消息进行缓存和/或重新排序的必要。还描述了图结构,这些图结构允许对一个图迭代的校验节点处理在前一个图迭代完成之前进行。
申请公布号 CN101044688A 申请公布日期 2007.09.26
申请号 CN200580033473.0 申请日期 2005.08.01
申请人 高通弗拉里奥恩技术公司 发明人 汤姆·理查森;瓦拉迪莫·诺维齐科夫
分类号 H03M13/00(2006.01);H03M13/03(2006.01) 主分类号 H03M13/00(2006.01)
代理机构 永新专利商标代理有限公司 代理人 王英
主权项 1.一种用于进行低密度奇偶校验(LDPC)译码操作的装置,包括:校验节点处理器模块,该模块包括:i)校验节点状态存储器,包括用于多个校验节点的多个消息状态存储器存储单元,每个校验节点状态存储单元对应于单独一个校验节点并且包括用于储存的第一和第二位置,该第一和第二位置用于储存第一和第二消息幅度值,该第一和第二消息幅度值对应于给所述校验节点的消息,其中所述校验节点状态存储器对应于该校验节点,每个节点状态存储单元还包括符号存储器位置,该符号存储器位置用于储存积累的符号值,该符号值对应于所述校验节点状态存储单元所对应的校验节点;ii)校验节点处理器单元,用于基于收到的变量节点到校验节点状态消息的内容,更新所述校验节点状态存储器中储存的状态;以及iii)控制模块,连接到所述校验节点状态存储器,用于控制该校验节点状态存储器,以输出对应于一个校验节点的校验节点状态,该校验节点和要处理的变量到校验节点消息是同一个节点,所述校验节点状态是从所述校验节点状态存储单元中的一个单元输出的,该单元对应于与要处理的所述变量到校验节点消息相同的节点。
地址 美国加利福尼亚州