| 摘要 |
<p>Die Erfindung bezieht sich auf, eine integrierte Schaltung (7) für eine asynchrone, serielle Datenübertragung mit Strukturen zum Ausbilden
- eines Eingangsanschlusses (30) zum Anlegen asynchroner, serieller Daten (d),
- eines Abtasters (5) zum Abtasten der asynchronen, seriellen Daten (d) mittels eines daran anliegenden Abstattaktes (aclk) und
- eines Bitlängen-Zählers (4) zum Bestimmen einer Bitdauer durch Zählen einer Anzahl (m) von Takten des Abtasttaktes (aclk) oder eines Bitlängen-Zählertaktes (xclk),
wobei
- ein Bitlängenanschluss (32) zum variablen Einstellen der Anzahl (m) der Takte des Bitlängen-Zählers (4) an der integrierten Schaltung (7) und/oder am Bitlängen-Zähler (4) ausgebildet ist.
</p> |
