发明名称 一种宽带码分多址系统中TURBO编码器内的交织器
摘要 一种宽带码分多址系统中TURBO编码器内的交织器,包括:质数和原根值存储单元,用于存储p及其对应的v并依次输出;交织参数计算单元,用于根据输入数据块大小K,计算出相应的质数P、输入矩阵行数R、列数C和原根值V并输出;S序列计算单元,用于根据V及P求出S序列即行内置换的基础序列的值并保存;Ri序列计算单元用于保存质数序列Q中包含的质数q<SUB>i</SUB>对(P-1)求模后的值;地址生成单元,用于根据交织参数及S序列、R序列的值确定行地址和列地址的输出顺序,得到该地址在输入数据序列里的绝对位置并输出。上述单元采用加法器实现乘法运算,采用循环比较减法器实现取模电路,大大减少了运算所需的硬件资源。
申请公布号 CN101043284A 申请公布日期 2007.09.26
申请号 CN200710091157.X 申请日期 2007.04.10
申请人 中兴通讯股份有限公司 发明人 杜凡平
分类号 H04J13/00(2006.01);H04B1/707(2006.01);H04L1/00(2006.01);H03M13/00(2006.01) 主分类号 H04J13/00(2006.01)
代理机构 北京安信方达知识产权代理有限公司 代理人 龙洪;霍育栋
主权项 1、一种宽带码分多址系统中TURBO编码器内的交织器,包括质数和原根值存储单元、交织参数计算单元、S序列计算单元、Ri序列计算单元、地址生成单元,其特征在于:所述质数和原根值存储单元用于存储质数和原根值表中的p及其对应的v,并依次输出到交织参数计算模块和Ri序列计算单元;所述交织参数计算模块用于根据输入数据块大小K,计算出相应的质数P、输入矩阵行数R、列数C和原根值V,将P、V输出到S序列计算单元,将P输出到Ri序列计算单元,将R、C、P输出到地址生成单元;所述S序列计算单元用于根据输入的原根值V及质数P求出S序列即行内置换的基础序列的值并保存;所述Ri序列计算单元用于保存质数序列Q即<qi>i∈{0,1,...,R-1}中包含的质数qi对(P-1)求模后的值;所述地址生成单元用于根据计算出的交织参数及S序列、R序列的值确定行地址和列地址的输出顺序,将行地址乘以列数并加上列地址得到该地址在输入数据序列里的绝对位置并输出;上述单元的硬件电路中,采用加法器实现乘法运算,采用循环比较减法器实现取模电路。
地址 518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部