延迟电路和延迟同步回路装置

摘要

本发明提供一种延迟电路，实现DLL的低波动、小面积化。具有：具有多级延迟单元(101～110)的第1延迟电路串；具有多级延迟单元(111～121)的第2延迟电路串；以及，与第1延迟电路串的各级对应而设，根据分别输入的控制信号，对第1延迟单元的输出向第2延迟电路串对应的级的传送进行控制的多个传送电路(131～141)。内含逻辑回路是：第1延迟电路串的各级的延迟单元(101～110)将输入信号反相输出，第2延迟电路串的各级的延迟单元输入与该延迟单元对应的上述传送电路的输出和该延迟单元的前级延迟单元的输出，把输出信号输出到后级。通过对输入的信号的上升沿和下降沿的传输通路独立地进行选择，使占空比可变。

主权项

1.一种延迟电路，其特征在于，至少包括：具有多级延迟单元的延迟电路串；根据输入的控制信号而被控制导通、截止的第1开关；与所述延迟电路串的延迟单元中的与所述控制信号对应的级数的延迟单元的输出相连接，在输入到所述延迟电路串并进行传输的输入信号的上升沿和下降沿的一方的跃变沿，在通过与所述选择控制信号对应的级数的时刻导通，通过导通状态的所述第1开关，使共用节点从一逻辑值跃变到另一逻辑值的第2开关，还具有：与所述共用节点相连接，接受所述共用节点的所述跃变，生成上升和下降的信号的信号生成电路；接受输入到所述延迟电路串的输入信号，按所述输入信号的上升沿和下降沿的另一个的跃变，把所述共用节点设定为所述一逻辑值的控制电路。