作动式记忆元件之驱动器及晶片上终端信号阻抗的校准方法

摘要

本发明之作动式记忆元件之驱动器及晶片上终端信号阻抗校准方法，其包含的步骤有(a)产生可表示校准动作模式进行之校准用作动信号；(b)每隔一定时段依次产生ODT(On Die Termination)晶片上终端信号阻抗校准用的编码信号；(c)产生以该校准用作动信号为基准而发生的第一控制信号；(d)闩锁该第一控制信号所依次产生之编码信号中最后编码信号，做为驱动器及ODT阻抗校准用信号。如此，即可在作动状态下校准作动式记忆元件之驱动器及ODT阻抗，而补偿成可匹配于现在的阻抗状况。