发明名称 积体电路之制造
摘要 本发明揭示一种于一积体电路(100)中定义图案之方法,该方法包括利用在一基板(108)之一第一区域(102)上进行微影蚀刻,于一第一光阻层中定义出复数个特征。该方法进一步包括利用间距增值法,针对该光阻层中的每一个特征,在一较低的遮罩层(116)中产生至少2个特征(120)。该等在该较低遮罩层(116)中的特征包含回圈端点(124)。该方法进一步包括以一第二光阻层(126)覆盖该基板(108)之一第二区域(104),包括该较低遮罩层(116)中之该等回圈端点(124)。该方法进一步包括于该基板(108)中蚀刻一沟渠图案穿过该较低遮罩层之特征,而不蚀刻该第二区域(104)。该沟渠具有一沟渠宽度。
申请公布号 TW200735175 申请公布日期 2007.09.16
申请号 TW095108884 申请日期 2006.03.16
申请人 麦克隆科技公司 发明人 卢安C 崔恩;约翰 李;刘增涛;艾立克 费里曼;罗素 尼尔森
分类号 H01L21/027(2006.01) 主分类号 H01L21/027(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国