一种基于FPGA的编码器信号分离装置

摘要

本实用新型涉及一利基于FPGA的编码器信号分离装置。其技术方案是：将分频器[2]、二值化比较器[3]和算法计算器[4]用硬件描述语言VIIDL编程并被集成到一片FPGA1[7]中，FPGA1[7]中的分频器[2]的输出端与二值化比较器[3]的输入端连接、二值化比较器[3]的输出端与算法计算器[4]的输入端连接：宽电压信号接收及光电隔离模块[1]的一端与+5～+24VDC的输入信号端连接，宽电压信号接收及光电隔离模块[1]的另一端分别与2个或2个以上同样的FPGA[7]连接。实用新型具有电压范围宽(+5VDC～+24VDC)、隔离效果好，波形品质好、升级方便、抗干扰性强的特点；同时还具有体积小、开发成本低、开发周期短、适用于各种工业恶劣环境的特点。

主权项

1、一种基于FPGA的编码器信号分离装置，其特征在于将分频器[2]、二值化比较器[3]和算法计算器[4]用硬件描述语言VHDL编程并被集成到一片FPGA[7]中，FPGA[7]中的分频器[2]的输出端与二值化比较器[3]的输入端连接、二值化比较器[3]的输出端与算法计算器[4]的输入端连接；宽电压信号接收及光电隔离模块[1]的一端与(+5～+24)VDC的输入信号端连接，宽电压信号接收及光电隔离模块[1]的另一端分别与2个或2个以上同样的FPGA[7]连接；其中，宽电压信号接收及光电隔离模块[1]分别与FPGA[7]中的二值化比较器[3]的输入端连接，FPGA[7]中的算法计算器[4]的输出端与宽电压功率输出驱动模块[5]的输入端连接，宽电压功率输出驱动模块[5]的输出端与终端设备[6]连接。