发明名称 半导体装置及其制造方法
摘要 本发明的目标是减小半导体膜内沟道形成区域的边缘部分的特性对晶体管特性的影响。岛状半导体膜形成于衬底上,且设于该岛状半导体膜上的形成栅电极的导电膜形成于该半导体膜上,栅极绝缘膜夹置于其间。在该半导体膜中设有沟道形成区域、形成源极区域或者漏极区域的第一杂质区域、以及第二杂质区域。该沟道形成区域设于与横过该岛状半导体膜的栅电极交叠的区域,该第一杂质区域设为毗邻该沟道形成区域,且该第二杂质区域设为毗邻该沟道形成区域和该第一杂质区域。该第一杂质区域和第二杂质区域设为具有不同的电导率,该第二杂质区域和该沟道形成区域形成为具有不同的电导率,或者在具有相同电导率时具有与第二杂质区域及沟道形成区域不同的杂质元素浓度。
申请公布号 CN101034719A 申请公布日期 2007.09.12
申请号 CN200710085729.3 申请日期 2007.03.08
申请人 株式会社半导体能源研究所 发明人 乡户宏充
分类号 H01L29/786(2006.01);H01L27/12(2006.01);H01L21/336(2006.01);H01L21/84(2006.01) 主分类号 H01L29/786(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 刘杰;刘宗杰
主权项 1.一种半导体装置,包括:形成于衬底上的半导体膜;以及形成于该半导体膜上的栅电极,且栅极绝缘膜夹置于其间,从而横过该半导体膜,其中该半导体膜包括:沟道形成区域,设于与该栅电极交叠的区域内,该栅极绝缘膜夹置于其间;形成源极区域或者漏极区域的第一杂质区域,设为毗邻该沟道形成区域;以及第二杂质区域,设为毗邻该沟道形成区域和该第一杂质区域,其中该第一杂质区域和该第二杂质区域具有不同的电导率,且其中该第二杂质区域和该沟道形成区域具有不同的电导率。
地址 日本神奈川县厚木市