| 主权项 |
1.一种显示装置之记忆体结构,其包含: 一记忆体阵列,具有复数个记忆胞,排列成复数个 记忆胞列及复数个记忆胞行; 一资料栓锁电路,具有复数个栓锁单元,用以储存 复数个位元;以及 复数组控制开关,分别设置于每一该栓锁单元与每 一该记忆胞之间; 其中当一个该记忆胞列上之每一记忆胞被开启时, 每一栓锁单元所储存之每一位元系藉由该等控制 开关各别之启闭,选择性地被传送至该个记忆胞列 上之每一记忆胞。 2.依申请专利范围第1项之显示装置之记忆体结构, 其中该复数个栓锁单元的数目系相等于每一记忆 胞列上之记忆胞的数目。 3.依申请专利范围第1项之显示装置之记忆体结构, 另包含: 复数条第一位元线,各别连接每一个记忆胞行上之 每一记忆胞;以及 复数条第二位元线,独立于该复数条第一位元线, 且各别连接每一个记忆胞行上之每一记忆胞,其中 与每一个记忆胞行连接的该第一位元线和该第二 位元线系用以传送两相互补的位元; 其中该资料栓锁电路所储存之每一位元系经由每 一第一位元线及每一第二位元线而被传送至该个 记忆胞列上之每一记忆胞。 4.依申请专利范围第3项之显示装置之记忆体结构, 其中每一栓锁单元另包含: 一栓锁器,具有一第一栓锁端及一第二栓锁端,用 以栓锁两互补的位元; 一第一金属氧化物半导体电晶体(MOS),具有一闸极 、一第一连接端及一第二连接端,该闸极系电性连 接至该第一栓锁端,该第一连接端系电性连接至一 接地电位; 一第二金属氧化物半导体电晶体(MOS),具有一闸极 、一第一连接端及一第二连接端,该闸极系电性连 接至第二栓锁端,该第一连接端系电性连接至该接 地电位; 一第一开关,具有一第一端电性连接至该第一栓锁 端,以及一第二端系用以接收一第一外部位元,使 得该第一外部位元系被栓锁于该第一栓锁端上; 一第二开关,具有一第一端电性连接至该第二栓锁 端,以及一第二端系用以接收一第二外部位元,使 得该第二外部位元系被栓锁于该第二栓锁端上,其 中该第二外部位元系互补于该第一外部位元; 一第三开关,具有一第一端电性连接至该第二金属 氧化物半导体电晶体之第二连接端,以及一第二端 电性连接至该第一开关之第二端,用以输出该第一 外部位元至一条该第一位元线;以及 一第四开关,具有一第一端电性连接至该第一金属 氧化物半导体电晶体之第二连接端,以及一第二端 电性连接至该第二开关之第二端,用以输出该第二 外部位元至一条该第二位元线。 5.依申请专利范围第4项之显示装置之记忆体结构, 其中该栓锁器另包含: 一第一反向器(inverter),具有一第一输入端及一第 一输出端; 一第二反向器(inverter),具有一第二输入端电性连 接至该第一反向器之第一输出端,以形成该第一栓 锁端,以及一第二输出端电性连接至该第一反向器 之第一输入端,以形成该第二栓锁端。 6.依申请专利范围第4项之显示装置之记忆体结构, 其中每一栓锁单元另包含: 一第五开关,具有一第一端电性连接至该第一开关 与该第三开关之第二端,以及一第二端电性连接至 该条第一位元线;以及 一第六开关,具有一第一端电性连接至该第二开关 与该第四开关之第二端,以及一第二端电性连接至 该条第二位元线。 7.依申请专利范围第6项之显示装置之记忆体结构, 其中该第一开关、该第二开关、该第三开关、该 第四开关、该第五开关及该第六开关系由金属氧 化物半导体电晶体(MOS)实现。 8.依申请专利范围第1项之显示装置之记忆体结构, 其中该显示装置系为一行动电话之显示装置。 9.依申请专利范围第1项之显示装置之记忆体结构, 其中该显示装置系为一个人数位助理(PDA)之显示 装置。 10.一种显示装置之记忆体结构,其包含: 一记忆体阵列,具有复数个记忆胞,排列成复数个 记忆胞列及复数个记忆胞行; 复数条字线,各别连接至每一个记忆胞列上之每一 记忆胞,用以选择性地开启每一个记忆胞列上之每 一记忆胞; 复数条第一位元线,各别连接每一个记忆胞行上之 每一记忆胞; 一资料栓锁电路,具有复数个栓锁单元,用以储存 复数个位元,每一栓锁单元系经由每一第一位元线 而各别连接至每一个记忆胞行上之每一记忆胞;以 及 复数组控制开关,分别设置于每一该栓锁单元与每 一该第一位元线间; 其中当该复数条字线中之一条开启与其连接的一 个该记忆胞列上之每一记忆胞时,该资料栓锁电路 所储存之每一位元系藉由该等控制开关各别之启 闭,选择性地经由每一第一位元线而被传送至该个 记忆胞列上之每一记忆胞。 11.依申请专利范围第10项之显示装置之记忆体结 构,其中该复数个栓锁单元的数目系相等于每一记 忆胞列上之记忆胞的数目。 12.依申请专利范围第10项之显示装置之记忆体结 构,另包含: 复数条第二位元线,独立于该复数条第一位元线, 且各别连接每一个记忆胞行上之每一记忆胞,其中 与每一个记忆胞行连接的该第一位元线和该第二 位元线系用以传送两相互补的位元; 其中该资料栓锁电路所储存之每一位元系经由每 一第一位元线及每一第二位元线而被传送至该个 记忆胞列上之每一记忆胞。 13.依申请专利范围第12项之显示装置之记忆体结 构,其中每一栓锁单元另包含: 一栓锁器,具有一第一栓锁端及一第二栓锁端,用 以栓锁两互补的位元; 一第一金属氧化物半导体电晶体(MOS),具有一闸极 、一第一连接端及一第二连接端,该闸极系电性连 接至该第一栓锁端,该第一连接端系电性连接至一 接地电位; 一第二金属氧化物半导体电晶体(MOS),具有一闸极 、一第一连接端及一第二连接端,该闸极系电性连 接至第二栓锁端,该第一连接端系电性连接至该接 地电位; 一第一开关,具有一第一端电性连接至该第一栓锁 端,以及一第二端系用以接收一第一外部位元,使 得该第一外部位元系被栓锁于该第一栓锁端上; 一第二开关,具有一第一端电性连接至该第二栓锁 端,以及一第二端系用以接收一第二外部位元,使 得该第二外部位元系被栓锁于该第二栓锁端上,其 中该第二外部位元系互补于该第一外部位元; 一第三开关,具有一第一端电性连接至该第二金属 氧化物半导体电晶体之第二连接端,以及一第二端 电性连接至该第一开关之第二端,用以输出该第一 外部位元至一条该第一位元线;以及 一第四开关,具有一第一端电性连接至该第一金属 氧化物半导体电晶体之第二连接端,以及一第二端 电性连接至该第二开关之第二端,用以输出该第二 外部位元至一条该第二位元线。 14.依申请专利范围第13项之显示装置之记忆体结 构,其中该栓锁器另包含: 一第一反向器(inverter),具有一第一输入端及一第 一输出端; 一第二反向器(inverter),具有一第二输入端电性连 接至该第一反向器之第一输出端,以形成该第一栓 锁端,以及一第二输出端电性连接至该第一反向器 之第一输入端,以形成该第二栓锁端。 15.依申请专利范围第13项之显示装置之记忆体结 构,其中每一栓锁单元另包含: 一第五开关,具有一第一端电性连接至该第一开关 与该第三开关之第二端,以及一第二端电性连接至 该条第一位元线;以及 一第六开关,具有一第一端电性连接至该第二开关 与该第四开关之第二端,以及一第二端电性连接至 该条第二位元线。 16.依申请专利范围第15项之显示装置之记忆体结 构,其中该第一开关、该第二开关、该第三开关、 该第四开关、该第五开关及该第六开关系由金属 氧化物半导体电晶体(MOS)实现。 17.依申请专利范围第10项之显示装置之记忆体结 构,其中该显示装置系为一行动电话之显示装置。 18.依申请专利范围第10项之显示装置之记忆体结 构,其中该显示装置系为一个人数位助理(PDA)之显 示装置。 19.一种记忆体写入方法,应用于一显示装置之记忆 体结构中,该显示装置之记忆体结构包含一记忆体 阵列、复数组控制开关及一资料栓锁电路,该记忆 体阵列具有复数个记忆胞排列成复数个记忆胞列 及复数个记忆胞行,该方法系包含下列步骤: 由该记忆体阵列中读取复数个资料,并将其写入至 该资料栓锁电路中; 更新写入至该资料栓锁电路中之资料;以及 由该资料栓锁电路中读取该更新后的资料,并藉由 该等控制开关各别之启闭,选择性地将其写回该记 忆体阵列中。 20.依申请专利范围第19项之记忆体写入方法,其中 写入至该资料栓锁电路中之资料系由一个该记忆 胞列的每一记忆胞中读取出。 21.依申请专利范围第19项之记忆体写入方法,其中 该显示装置系为一行动电话。 22.依申请专利范围第19项之记忆体写入方法,其中 该显示装置系为一个人数位助理(PDA)。 23.一种记忆体写入方法,应用于一显示装置之记忆 体结构中,该显示装置之记忆体结构包含一记忆体 阵列、复数组控制开关及一资料栓锁电路,该记忆 体阵列具有复数个记忆胞排列成复数个记忆胞列 及复数个记忆胞行,该方法包含下列步骤: 由一外部电路读取复数个位元,并将其写入至该资 料栓锁电路中;以及 由该资料栓锁电路中读取该被写入的复数个位元, 并藉由该等控制开关各别之启闭,选择性地将其写 入至一个该记忆胞列上之记忆胞中。 24.依申请专利范围第23项之记忆体写入方法,另包 含下列步骤: 开启(turn on)该个该记忆胞列上之每一记忆胞。 25.依申请专利范围第23项之记忆体写入方法,其中 由一外部电路读取复数个位元之步骤前另包含下 列步骤: 由该个记忆胞列之每一记忆胞中读取其所储存的 位元,并将其写入至该资料栓锁电路中。 26.依申请专利范围第23项之记忆体写入方法,其中 该显示装置系为一行动电话之显示装置。 27.依申请专利范围第23项之记忆体写入方法,其中 该显示装置系为一个人数位助理(PDA)之显示装置 。 图式简单说明: 第1图系为习知显示装置上之记忆体模组的电路示 意图。 第2图系为根据本发明之显示装置之记忆体结构的 示意图。 第3图系为根据本发明实施例之一记忆体阵列的架 构示意图。 第4图系为根据本发明实施例之一栓锁单元的电路 结构示意图。 |
