| 主权项 |
1.一种用于透过具有用来容纳积体测试系统的第 一个插座以及用来容纳DUT的第二个插座之介面机 板来测试DUT电气回路之积体测试系统,此积体测试 系统包含: 一个在操作上用来配置啮合介面机板的第一个插 座之模组,而其则包含: a)在该积体测试系统啮合着第一个插座且DUT啮合 着第二个插座之时,至少一个在操作上配置于用以 电气激励其电气回路、测量此电气回路之响应、 以及产生测量资料之测量引擎;以及 b)一个在操作上配置用以在该测试资料上执行至 少一个计算之计算引擎。 2.根据申请专利范围第1项之积体测试系统,其中该 计算引擎在操作上配置用以判断DUT是否合格或者 不合格。 3.根据申请专利范围第1项之积体测试系统,其中该 至少一个的测量引擎包含多个刺激信号仪器,其各 个在操作上皆是配置用以提供所相应的刺激信号 之信号给予DUT。 4.根据申请专利范围第1项之积体测试系统,其中该 至少一个的测量引擎包含多数之测量引擎,其各个 在操作上皆配置用以测量来自DUT所相应的响应信 号输出。 5.根据申请专利范围第1项之积体测试系统,其中该 计算引擎进一步地包含微数码处理器,其在操作上 配置用以实行其中一个或者多个程式,其控制着该 至少一个测量仪器与该计算引擎致使积体测试系 统执行其测试行为。 6.根据申请专利范围第1项之积体测试系统,其中该 至少一个测量引擎包含至少一个RLD,而且该计算引 擎容纳在操作上配置用以程式规划该至少一个RLD 之微控制器。 7.根据申请专利范围第1项之积体测试系统,其中该 计算引擎包含至少一个RLD以及一个微控制器,在操 作上用以配置程式规划该至少一个RLD。 8.根据申请专利范围第1项之积体测试系统,进一步 地包含一个在该模组上承载之通讯引擎,其并在操 作上与该计算引擎相连接。 9.根据申请专利范围第8项之积体测试系统,其中该 通讯引擎在操作上配置用以辅助ATE与该计算引擎 之间的通讯。 10.根据申请专利范围第9项之积体测试系统,其中 的ATE包含一个资料向量通讯链路,而该通讯引擎则 在操作上配置用以从事资料向量通讯链路上的通 讯。 11.根据申请专利范围第8项之积体测试系统,其中 该计算引擎在操作上配置用以透过该通讯链路接 收指令,以为实施测试之用。 12.根据申请专利范围第8项之积体测试系统,其中 该计算引擎至少一者与该测试引擎至少一者包含 一个RLD,而该计算引擎在操作上配置用以透过该通 讯引擎来接收指令,以用于程式规划该RLD。 13.根据申请专利范围第8项之积体测试系统,其中 该积体测试系统可透过一种非ATE使用者介面来控 制,而该通讯引擎则在操作上配置用以辅助非ATE使 用者介面以及该计算引擎之间的通讯。 14.根据申请专利范围第1项之积体测试系统,进一 步地包含一个容纳使用者介面之主电脑,在操作上 配置用以控制此积体测试系统。 15.根据申请专利范围第14项之积体测试系统,其中 该主电脑包含在操作上配置用以连接至电脑网路 之网路伺服器。 16.根据申请专利范围第15项之积体测试系统,其中 该网路伺服器为一种Web伺服器。 17.根据申请专利范围第1项之积体测试系统,其中 该计算引擎在操作上配置用以执行该测量资料之 计算,其实质并行于该至少一个的测量引擎测量DUT 电气回路之响应。 18.根据申请专利范围第1项之积体测试系统,进一 步地包含至少一个数位链路,其在操作上配置用以 在DUT与介面机板之第二个插座相啮合之时容许该 计算引擎将数位资料联系于至DUT的数位链路。 19.一种用于透过具有用来容纳积体测试系统的第 一个插座以及用来容纳DUT的第二个插座之介面机 板来测试DUT电气回路之积体测试系统,此积体测试 系统包含: 一个在操作上用来配置啮合介面机板的第一个插 座之模组,而其则包含: a)至少一个测量引擎,其当积体测试系统啮合着第 一个插座且DUT啮合着第二个插座之时在操作上配 置用以电气激励其电气回路、测量此电气回路之 响应、以及产生测量资料; b)一个计算引擎,其在操作上配置用以在该测试资 料上执行至少一个的计算;以及 c)一个通讯引擎,其在操作上配置用以建立该计算 引擎与至少一个装置之间的双向通讯链路。 20.根据申请专利范围第19项之积体测试系统,其中 该至少一个的装置为一件ATE。 21.根据申请专利范围第19项之积体测试系统,其中 至少一个的装置为容纳用于积体测试系统的使用 者介面之主电脑。 22.根据申请专利范围第21项之积体测试系统,其中 该主电脑为该模组所承载。 23.根据申请专利范围第19项之积体测试系统,包含 多数之测量引擎,其各个在操作上配置用以提供至 少一个的刺激信号之信号给予电气回路,并且用以 产生测量资料,其为电气回路响应该至少一个刺激 信号至少一者的函数。 24.根据申请专利范围第23项之积体测试系统,其中 该计算引擎在操作上配置用以容许使用者选择该 多数测量引擎其中的一个或者多个在测试期间中 使用。 25.根据申请专利范围第19项之积体测试系统,其中 该至少一个的测量引擎包含多数之刺激信号仪器 。 26.根据申请专利范围第25项之积体测试系统,其中 该计算引擎在操作上配置用以容许使用者选择该 多数刺激信号仪器其中的一个或者多个在测试期 间中使用。 27.根据申请专利范围第19项之积体测试系统,其中 该至少一个的测量引擎包含多数之测量仪器。 28.根据申请专利范围第27项之积体测试系统,其中 该计算引擎在操作上配置用以容许使用者选择该 多数刺激信号仪器其中的一个或者多个在测试期 间使用。 29.根据申请专利范围第19项之积体测试系统,其中 该计算引擎在操作上配置用以处理该测量资料成 为一种结果,该通讯引擎则在操作上配置用以将该 结果联系于至少一个的装置。 30.根据申请专利范围第29项之积体测试系统,其中 该结果为一种合格/不合格之标示。 31.根据申请专利范围第29项之积体测试系统,其中 至少一个的装置为一件ATE。 32.根据申请专利范围第31项之积体测试系统,其中 该件ATE包含一个串列通讯链路,而该通讯引擎在操 作上配置用以将该结果联系于该串列通讯链路上 。 33.根据申请专利范围第29项之积体测试系统,其中 该装置为一种容纳用于积体测试系统的非ATE使用 者介面之主电脑。 34.根据申请专利范围第33项之积体测试系统,其中 该通讯引擎包含一个至非ATE使用者介面之高速通 讯链路。 35.根据申请专利范围第19项之积体测试系统,其中 该通讯引擎在操作上配置用以与ATE及非ATE使用者 介面两者通讯。 36.根据申请专利范围第19项之积体测试系统,进一 步地包含一个容纳使用者介面之主电脑,在操作上 配置用以控制着此积体测试系统。 37.根据申请专利范围第36项之积体测试系统,其中 该主电脑包含一个在操作上配置用以连接至电脑 网路之网路伺服器。 38.根据申请专利范围第37项之积体测试系统,其中 该网路伺服器为一种Web伺服器。 39.根据申请专利范围第19项之积体测试系统,其中 该计算引擎至少一者与该测量引擎至少一者包含 至少一个的RLD,而该计算引擎则是在操作上配置用 以透过该通讯引擎而程式规划该至少一个的RLD。 40.根据申请专利范围第19项之测试模组,其中该计 算引擎操作上配置用以产生多个测试结果,其实质 并行于产生该测试资料的该至少一个测试引擎。 41.一种用来在DUT上执行测试之系统,此系统包含: a)一个测试模组,其包含: i)至少一个测试引擎,其在操作上配置用以提供至 少一个刺激信号给予DUT,并且用以产生为此DUT至少 一个响应对该至少一个刺激信号的函数之测量资 料; ii)一个计算引擎,与该至少一个测量引擎相互通讯 并且在操作上配置用以产生至少一个为该测量资 料的函数之测试结果;以及 b)一个在操作上配置用以建立该测试模组与DUT之 间的电气通讯之介面,该介面包含: i)在操作上配置用以容纳DUT之第一个插座;以及 ii)容纳该测试模组之第二个插座。 42.根据申请专利范围第41项之系统,其中该介面为 一种在操作上配置用以在通讯链路上介接于ATE之 介面机板。 43.根据申请专利范围第42项之系统,其中该测试模 组进一步地包含一个在操作上配置用以传输该至 少一个测试结果至ATE之通讯引擎。 44.根据申请专利范围第42项之系统,其中该通讯链 路为一种串列链路。 45.根据申请专利范围第41项之系统,其中该测试模 组进一步地包含一个在操作上配置用以将该至少 一个测试结果联系于非ATE使用者介面之通讯引擎 。 46.根据申请专利范围第45项之系统,其中该通讯引 擎包含一种接至其非ATE使用者介面之高速通讯链 路。 47.根据申请专利范围第41项之系统,其中该计算引 擎在操作上配置用以当DUT啮合于该第一个插座时 提供数位资料给予DUT。 48.根据申请专利范围第41项之系统,其中该计算引 擎在操作上配置用以产生多个测试结果,其实质并 行于产生该测试资料的该至少一个测试引擎。 49.一种测试DUT电气回路之方法,包含以下的步骤: a)将容纳积体测试系统的模组啮合于一个介面; b)将DUT啮合于该介面;以及 c)致使该积体测试系统实施该DUT电气回路之测试 。 50.根据申请专利范围第49项之方法,其中该介面为 一种装置介面机板,而且步骤c)包含透过ATE将该测 试初始化之行为。 51.根据申请专利范围第50项之方法,进一步地包含 透过该ATE设定该积体测试系统之步骤。 52.根据申请专利范围第49项之方法,其中该介面为 一种装置特性化机板,而且步骤c)包含透过一种非 ATE使用者介面将该测试初始化之行为。 53.根据申请专利范围第52项之方法,进一步地包含 透过该非ATE使用者介面设定该积体测试系统之步 骤。 54.根据申请专利范围第49项之方法,进一步地包含 判断该模组所承载的该测试结果之步骤。 55.根据申请专利范围第54项之方法,进一步地包含 与该模组离机结果通讯之步骤。 56.根据申请专利范围第55项之方法,其中与该模组 离机结果通讯之步骤包含将该测试结果与ATE通讯 。 57.根据申请专利范围第56项之方法,其中将离机于 该模组而将该结果通讯之步骤包含将该测试结果 联系于非ATE使用者介面之行为。 58.根据申请专利范围第49项之方法,其中该测试包 含提供至少一个刺激信号给予该DUT以及测量来自 该DUT至少一个响应信号之步骤,此方法进一步地包 含实质上执行该测试之同时执行响应资料计算之 步骤。 59.根据申请专利范围第49项之方法,进一步地包含 程式规划至少一个PLD与RLD之步骤。 60.一种以程式规划积体测试系统之方法,包含以下 的步骤: a)将积体测试系统啮合于装置介面机板,该积体测 试系统可程式规划以为测试DUT电气回路之用;以及 b)透过该装置介面机板从ATE将指令下载至该积体 测试系统。 61.根据申请专利范围第60项之方法,其中该测试系 统包含至少一个的PLD与RLD,而且步骤b)包含下载指 令以为程式规划该至少一个该PLD与该RLD之用。 62.根据申请专利范围第60项之方法,其中该积体测 试系统需要在测试之前设定DUT,而且步骤b)包含下 载指令以为设定该积体测试系统之用。 63.根据申请专利范围第60项之方法,其中该ATE包含 一个资料向量通讯链路,而步骤b)则包含透过该资 料向量通讯链路下载指令。 64.一种测试DUT电气回路之方法,包含以下的步骤: a)将DUT置于测试模组大约6英寸(15.24cm)之内,其测试 模组包含一个积体测试系统,而此积体测试统则包 含至少一个测试引擎与计算引擎;以及 b)致使积体测试系统能够测试承载DUT的电气回路 。 65.根据申请专利范围第64项之方法,进一步地包含 与该模组之测试离机结果通讯之步骤。 66.根据申请专利范围第64项之方法,其中步骤a)包 含将该DUT啮合于介面之行为。 67.根据申请专利范围第66项之方法,其中该介面为 一种介面机板。 68.一种测试第一多数的DUTs之方法,包含以下列顺 序出现之步骤: a)将积体测试系统啮合于一个介面; b)将第一个测试程式下载至该积体测试系统;以及 c)透过该介面彼此逐次测试该第一多数DUTs之各个 DUT。 69.根据申请专利范围第68项之方法,进一步地包含 测试第二多数之DUTs,此方法进一步地包含以下的 步骤d),将第二测试程式下载至该积体测试系统,并 且透过该介面彼此逐次测试该第二个多数DUTs其中 各个DUT之步骤,而该第二测试程式系不同于该第一 个测试程式。 70.根据申请专利范围第68项之方法,其中透过ATE来 执行步骤b)。 71.根据申请专利范围第68项之方法,其中的步骤a) 包含将该积体测试系统啮合于一个介面机板,而步 骤c)则包含将该第一多数DUTs其中各个DUT啮合于该 介面机板。 图式简单说明: 图1为一种阐述待测装置测试行为的本发明测试组 合之部分高度概要图示/部分侧视图; 图2为显示图1结合自动测试设备与待测装置的积 体测试系统之高度概要图示; 图3为图2积体测试系统的测试引擎与图2待测装置 的串列器/解串列器之高度概要图示,此阐述其间 的信号路径之连接性质; 图4为适用于图3任何一个或者多个刺激信号(刺激 源)仪器的时序产生单元与驱动电路之概要图示; 图5为适用于图4时序产生单元的DC驱动电路之概要 图示; 图6为适用于图4时序产生单元的AC驱动电路之概要 图示; 图7为适用于图4测试仪器其中任何一个或者多个 的时序测试单元之概要图示; 图8为图2的积体测试系统之高度概要图示,阐述种 种具有自动测试设备的不同构件、待测装置乃至 存在于主电脑上的使用者介面之间的信号路径连 接; 图9为阐述图2积体测试系统与ATE之间的串列连接 结构之高度概要图示;以及 图10为阐述使用本发明的积体测试系统来测试一 个或者多个待测装置之流程图。 |
