| 主权项 |
1.一种可变增益放大器,包括: 一第一电晶体,具有一控制电极、一第一电极及一 第二电极,其中一输入信号耦合至控制电极,一第 一参考电压耦合至第一电极,及一输出信号耦合至 第二电极; 一负载电感器,在一第二参考电压与第一电晶体之 第二电极间耦合; 一负载电容器耦合至第一电晶体之第二电极;及 一可变电阻器并联耦合至负载电感器。 2.如申请专利范围第1项之可变增益放大器,其中可 变电阻器包括至少一电晶体与负载电感器并联,及 耦合至一控制线路网路。 3.如申请专利范围第1项之可变增益放大器,尚包括 一隔离电晶体在第一电晶体之第二电极与负载电 容器间耦合。 4.如申请专利范围第1项之可变增益放大器,尚包括 复数个第二电晶体,其耦合至一第一网路对应闸极 控制线路,其中各第二电晶体并联耦合至第一电晶 体。 5.如申请专利范围第4项之可变增益放大器,尚包括 复数个第三电晶体,各在第一及第二电晶体之对应 第二电极与负载电容器间耦合。 6.如申请专利范围第5项之可变增益放大器,其中第 三电晶体耦合至第二对应闸极控制线路网路。 7.如申请专利范围第1项之可变增益放大器,尚包括 至少一上拉式电容器并联耦合至负载电感器。 8.如申请专利范围第1项之可变增益放大器,尚包括 复数个上拉式电容器并联耦合至负载电感器,其中 上拉式电容器可由复数个开关独立选择,各开关耦 合一对应上拉式电容器与负载电感器。 9.如申请专利范围第8项之可变增益放大器,其中在 CMOS技艺中实作这些开关。 10.如申请专利范围第8项之可变增益放大器,其中 依上拉式电容器之选择,而选取上拉式电容器与一 可变电阻器之负载电阻及负载电感形成一谐振电 路。 11.如申请专利范围第10项之可变增益放大器,其中 电路系在800百万赫(MHz)或1800百万赫谐振。 12.如申请专利范围第6项之可变增益放大器,其中 可变电阻包括复数个负载电晶体并联耦合至负载 电感器,其中各负载电晶体具有一闸极耦合至第三 控制线路网路之对应网路。 13.如申请专利范围第12项之可变增益放大器,尚包 括复数个上拉式电容器并联耦合至负载电感器,其 中上拉式电容器由复数个开关独立选取,各开关耦 合对应之上拉式电容器与负载电感器。 14.如申请专利范围第12项之可变增益放大器,尚包 括: 复数个第二电晶体,其耦合至一第一对应闸极控制 线路网路,其中各第二电晶体并联耦合至第一电晶 体; 复数个第三电晶体,其在第一及第二电晶体之对应 第二电极与负载电容器间耦合,其中第三电晶体耦 合至一第二对应闸极控制线路网路;及 一隔离电晶体,在第一电晶体之第二电极与负载电 容器间耦合。 15.如申请专利范围第14项之可变增益放大器,尚包 括复数个上拉式电容器并联耦合至负载电感器,其 中上拉式电容器由复数个开关独立选取,各开关耦 合对应之上拉式电容器与负载电感器。 16.一种多频放大器,包括: 一驱动电晶体,具有一源极、闸极及汲极,其中由 耦合至闸极之输入端输入一输入信号,源极耦合至 一参考电压源,及由耦合至汲极之输出端输出一输 出信号; 一负载电感器,在一电压源与输出端间耦合; 一负载电容器,在输出端与参考电压源间耦合; 一可变电阻器,在电压源与并联至负载电感器之输 出端间耦合;及 至少一上拉式电容器,与负载电感器并联展开,其 中各至少一上拉式电容器由复数个开关独立选取, 各开关耦合各至少一电容器与负载电感器。 17.如申请专利范围第16项之多频放大器,尚包括一 隔离电晶体,在驱动电晶体之汲极与负载电容器间 耦合。 18.如申请专利范围第16项之多频放大器,尚包括: 复数个附加驱动电晶体,各并联耦合至驱动电晶体 ,其中驱动电晶体之闸极接收一可变偏压;及 复数个隔离电晶体,在驱动电晶体之汲极与负载电 容器间耦合,其中复数个隔离电晶体选择性耦合至 一闸极控制线路网路。 19.如申请专利范围第18项之多频放大器,其中可变 电阻器包括复数个负载电晶体并联耦合至负载电 感器,及其中各负载电晶体具有一闸极耦合一第三 控制线路网路之一对应网路。 20.如申请专利范围第16项之多频放大器,其中可变 电阻器包括复数个负载电晶体并联耦合至负载电 感器,及其中各负载电晶体具有一闸极耦合一第三 控制线路网路之对应网路。 21.如申请专利范围第16项之多频放大器,其中依上 拉式电容器之选择,而选取上拉式电容器与负载电 阻及负载电感形成一谐振电路。 22.如申请专利范围第19项之多频放大器,其中电路 系在800百万赫(MHz)或1800百万赫谐振,及其中在CMOS 技艺中实作这些开关。 图式简单说明: 图1根据相关技艺,以电路图说明一具有电流分割 增益控制技术的LNA; 图2(a)根据本发明实例,以电路图说明一在窄频带 中具有想要增益的低杂讯放大器; 图2(b)根据本发明实例,以电路图说明图2(a)中放大 器的实例; 图2(c)根据本发明实例,以电路图说明PMOS电晶体作 为一具导通电阻的开关而操作; 图3(a)根据本发明实例,以电路图说明,藉由提供一 可变导电参数k而设计出减少电力消耗的电路,参 数k系藉分割驱动电晶体MN1成分开的NMOS电晶体MN[1] ~MN[n]而达成; 图3(b)根据本发明实例,以电路图说明PMOS开关,其将 NMOS电晶体MC[1]~MC[n]导通及截止; 图4(a)根据本发明实例,以电路图说明一种能在两 谐振频率间切换的电路;及 图4(b)根据本发明实例,以电路图说明图3(a)的通用 版本,可使用一单一驱动电晶体MN1进行多频带操作 。 |
