| 主权项 |
1.一种驱动电路,用以驱动一显示器面板之一画素 阵列,该驱动电路包括: 一移位暂存器电路,包括一第一移位暂存器单元与 一第二移位暂存器单元,该第一及该第二移位暂存 器单元系分别输出一第一移位讯号与一第二移位 讯号,该第一移位讯号与该第二移位讯号系依序为 致能;以及 一输出缓冲电路,包括一第一输出缓冲单元与一第 二输出缓冲单元,该第一输出缓冲单元与该第二输 出缓冲单元系分别接收该第一移位讯号与该第二 移位讯号,以输出一第一开关控制讯号与一第二开 关控制讯号,该第二输出缓冲单元之一电压供应端 (supply voltage terminal)系接收该第一移位讯号; 其中,当该第一移位讯号之电压转为非致能时,该 第二输出缓冲单元系致能,使该第二输出缓冲单元 根据该第二移位讯号输出该第二开关控制讯号,使 一资料讯号输入至该画素阵列中。 2.如申请专利范围第1项所述之驱动电路,其中,该 第一移位暂存器单元与该第二移位暂存器单元系 分别为一第一正反器及一第二正反器,该第一移位 讯号更输入至该第二正反器之一输入端。 3.如申请专利范围第1项所述之驱动电路,其中,该 第一及第二输出缓冲单元系为一第一缓冲器与一 第二缓冲器。 4.如申请专利范围第1项所述之驱动电路,其中,当 该第一移位讯号与该第二移位讯号分别为致能时, 该第一移位讯号与该第二移位讯号之位准系为低 位准,该电压供应端系为正电压供应端。 5.如申请专利范围第1项所述之驱动电路,其中,当 该第一移位讯号与该第二移位讯号分别为致能时, 该第一移位讯号与该第二移位讯号之位准系为高 位准,该电压供应端系为负电压供应端。 6.如申请专利范围第1项所述之驱动电路,其中,该 第一及第二输出缓冲单元系为一第一主要反相器 与一第二主要反相器。 7.如申请专利范围第6项所述之驱动电路,其中该输 出缓冲电路更包括复数个第一辅助反相器与复数 个第二辅助反相器,该些第一辅助反相器系与该第 一主要反相器串接,该些第二辅助反相器系与该第 二主要反相器串接,该些第一辅助反相器及该第一 主要反相器系用以处理该第一移位讯号,该些第二 辅助反相器及该第二主要反相器系用以处理该第 二移位讯号。 8.如申请专利范围第1项所述之驱动电路,其中,该 驱动电路更包括一第一开关组与一第二开关组,当 该第一开关控制讯号与该第二开关控制讯号分别 为致能时,该第一开关组与该第二开关组系分别将 一第一资料讯号与一第二资料讯号传送至该画素 阵列。 9.如申请专利范围第1项所述之驱动电路,其中该驱 动电路与该画素阵列系形成于一基板上。 10.如申请专利范围第1项所述之驱动电路,其中该 驱动电路形成于一使用低温多晶矽制程之基板上 。 11.一种驱动电路,用以驱动一显示器面板之一画素 阵列,该驱动电路包括: 一移位暂存器电路,包括复数个移位暂存器单元, 该第N-1个、第N个及第N+1个移位暂存器单元系分别 输出一第N-1个移位讯号、第N个移位讯号与第N+1个 移位讯号,该第N-1个、第N个及第N+1个移位讯号系 依序为致能,当该该第N-1个、第N个及第N+1个移位 讯号分别为致能时,该第N-1个、第N个及第N+1个移 位讯号之位准系为低位准;以及 一输出缓冲电路,包括一第N-1个主要反相器、一第 N个主要反相器与一第N-1个主要反相器,系各具有 一正电压供应(supply voltage terminal),该第N-1个主要 反相器、该第N个主要反相器及该第N+1个主要反相 器系分别接收该第N-1个移位讯号、该第N个移位讯 号与该第N+1个移位讯号,以输出一第N-1个开关控制 讯号、一第N个开关控制讯号及一第N+1个开关控制 讯号,该第N个主要反相器之该正电压供应端系接 收该第N-1个移位讯号,第N+1个主要反相器之该正电 压供应端系接收该第N个移位讯号; 其中,当该第N-1个移位讯号及该第N个移位讯号之 电压依序转为高位准时,该第N个主要反相器及该 第N+1个主要反相器系依序致能,使该第N个主要反 相器及该第N+1个主要反相器依序根据该第N个移位 讯号及该第N+1个移位讯号输出该第N个开关控制讯 号及该第N+1个开关控制讯号,该第N个开关控制讯 号及该第N+1个开关控制讯号之间系无重叠,使一第 N个资料讯号及一第N+1个资料讯号依序输入至该画 素阵列中。 12.如申请专利范围第11项所述之驱动电路,其中该 输出缓冲电路更包括复数个第N-1个辅助反相器、 复数个第N个辅助反相器及复数个第N+1个辅助反相 器,该些第N-1个辅助反相器系与该第N-1个主要反相 器串接,该些第N个辅助反相器系与该第N个主要反 相器串接,该些第N+1个辅助反相器系与该第N+1个主 要反相器串接,该些第N-1个辅助反相器及该第N-1个 主要反相器系用以处理该第N-1个移位讯号,该些第 N个辅助反相器及该第N个主要反相器系用以处理 该第N个移位讯号,该些第N+1个辅助反相器及该第N+ 1个主要反相器系用以处理该第N+1个移位讯号。 13.如申请专利范围第11项所述之驱动电路,其中,该 驱动电路更包括一第N-1个开关组、一第N个开关组 、与一第N+1个开关组,当该第N-1个开关控制讯号、 该第N个开关控制讯号及该第N+1个开关控制讯号分 别致能时,该第N-1个开关组、该第N个开关组及该 第N+1个开关组系分别将一第N-1个资料讯号、一第N 个资料讯号及一第N+1个资料讯号传送至该画素阵 列。 14.如申请专利范围第11项所述之驱动电路,其中,该 第N-1个、第N个及第N+1个移位暂存器单元系分别为 一第N个、第N个及第N+1个正反器,该第N-1个移位讯 号更输入至该第N个正反器之输入端,该第N个移位 讯号更输入至该第N+1个正反器之输入端。 15.如申请专利范围第11项所述之驱动电路,其中该 驱动电路与该画素阵列系形成于一基板上。 16.如申请专利范围第11项所述之驱动电路,其中该 驱动电路形成于一使用低温多晶矽制程之基板上 。 17.一种驱动方法,用以驱动一显示器面板之一画素 阵列,该驱动方法包括: 产生一第一移位讯号与一第二移位讯号,该第一移 位讯号与该第二移位讯号系依序为致能; 一第一输出缓冲单元与一第二输出缓冲单元系分 别接收该第一移位讯号与该第二移位讯号,该第二 输出缓冲单元之一电压供应端(supply voltage terminal) 系接收该第一移位讯号:以及 当该第一移位讯号之电压转为非致能时,该第二输 出缓冲单元系致能,使该第二输出缓冲单元根据该 第二移位讯号输出该第二开关控制讯号,使一资料 讯号输入至该画素阵列中。 18.如申请专利范围第17项所述之驱动方法,其中,该 第一及第二输出缓冲单元系为一第一缓冲器与一 第二缓冲器。 19.如申请专利范围第17项所述之驱动方法,其中,该 第一及第二输出缓冲单元系为一第一主要反相器 与一第二主要反相器。 20.如申请专利范围第17项所述之驱动方法,其中,当 该第一移位讯号与该第二移位讯号分别为致能时, 该第一移位讯号与该第二移位讯号之位准系为低 位准,该电压供应端系为正电压供应端。 21.如申请专利范围第17项所述之驱动方法,其中,当 该第一移位讯号与该第二移位讯号分别为致能时, 该第一移位讯号与该第二移位讯号之位准系为高 位准,该电压供应端系为负电压供应端。 图式简单说明: 第1图绘示依照本发明一第一实施例的一种驱动电 路之电路图。 第2图绘示乃第1图之驱动电路中,移位讯号SR(N-1)、 SR(N)及SR(N+1)以及开关控制讯号SC(N)及SC(N+1)之波形 图。 第3图绘示依照本发明一第二实施例的一种驱动电 路之电路图。 |
