| 主权项 |
1.一种在嵌入式快闪记忆体程序中高密度多埠暂 存器之电流式感测结构,其系包含: 一多埠暂存单元(multiple-port register file cell),其系 发出一0或1之选择讯号,并依据该选择讯号输出一 启始电压及一单元电流; 一拟真快闪记忆单元(dummy flash cell),其系为一嵌入 式者,藉由一拟真位元线根据该启始电压定义出一 参考电压,从而产生一参考电流并将其输出;以及 一电流比较放大器(current comparator amplifier),其系对 该单元电流及该参考电流进行感应,比较出其二者 之差値,并将其输出以进行小容量区段刻录(session at once,SAO)。 2.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该电流比较放大器系架构于一差动电路( differential circuit)上。 3.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该参考电流之数値系为该单元电流之一半。 4.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该参考电压値系大于该启始电压値。 5.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该参考电压値系可利用该拟真位元线做消除( erase)或编辑(program)的动作。 6.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该选择讯号为0时,该差値系为该参考电流値。 7.如申请专利范围第1项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测结构,其 中该选择讯号为1时,该差値系为该参考电流之负 値。 8.一种在嵌入式快闪记忆体程序中高密度多埠暂 存器之电流式感测方法,其系包含以下步骤: 利用一多埠暂存单元(multiple-port register file cell)发 出一0或1之选择讯号,并依据该选择讯号输出一启 始电压及一单元电流; 利用一嵌入式之拟真快闪记忆单元(dummy flash cell) 之一拟真位元线根据该启始电压定义出一参考电 压,并产生相应之一参考电流;以及 该单元电流及该参考电流传送至一电流比较放大 器(current comparator amplifier),其系感应该单元电流及 该参考电流之差値,并输出以进行小容量区段刻录 。 9.如申请专利范围第8项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测方法,其 中该参考电流之数値系为该单元电流之一半。 10.如申请专利范围第8项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测方法,其 中该参考电压値系大于该启始电压値。 11.如申请专利范围第8项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测方法,其 中该参考电压値系可利用该拟真位元线做消除( erase)或编辑(program)的动作。 12.如申请专利范围第8项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测方法,其 中该选择讯号为0时,该差値系为该参考电流値。 13.如申请专利范围第8项所述之在嵌入式快闪记忆 体程序中高密度多埠暂存器之电流式感测方法,其 中该选择讯号为1时,该差値系为该参考电流之负 値。 图式简单说明: 第一图为习知技术中单端电压感应器之示意图。 第二图为本发明架构之示意图。 第三图为本发明方法之流程图。 第四图为本发明中单元电流与参考电流对电压之 曲线图。 |
