并行粘接位计算部件设计方法

摘要

本发明公开了一种并行粘接位计算部件设计方法，要解决的技术问题是采用一种并行计算粘接位的方法设计粘接位计算部件，使两个操作数的求和与计算粘接位并发执行，减少粘接位计算的延时。技术方案是首先对两个加数的舍入位右侧的m位进行预处理，得到进位传播值T和零值Z；然后对预处理的结果T和Z进行转换，得到转换结果f，对转换的结果的求“或”即得出粘接位的值；粘接位计算部件由预处理逻辑、转换逻辑、或逻辑组成，预处理逻辑由m个“异或”门和m个“或非”门组成，转换逻辑由m-1个“异或非”门组成。采用本发明的粘接位计算部件来实现粘接位计算比传统技术中的粘接位计算部件进行粘接位计算减少了log₂m-2级逻辑延时。

主权项

1.一种并行粘接位计算部件设计方法，采用它设计的粘接位计算部件包括一个或逻辑，其特征在于该粘接位计算部件还包括预处理逻辑和转换逻辑，预处理逻辑对两个加数op1和op2的舍入位右侧的m位进行预处理，得到进位传播值T和零值Z，m是一个正整数；转换逻辑对预处理的结果T和Z进行转换，得到转换结果f；或逻辑对转换的结果f的所有位求“或”即得出粘接位的值；其中：预处理逻辑进行预处理的方法是：假设a为加数op1的舍入位右侧的m位，b为加数op2的舍入位右侧的m位，预处理逻辑对a和b的预处理按照公式$T_i=a_i\oplus b_i,Z_i=\overline{a_i+b_i}$进行，其中0≤i≤m-1，i＝0对应最高位，a、b所有对应位相“异或”得到T，a、b所有对应位相“或非”得到Z；相应的，预处理逻辑的设计方法是：预处理逻辑由m个“异或”门和m个“或非”门组成，a的每一位都与b的对应位同时输入到“异或”门和“或非”门，即ai和bi输入到第i+1个“或非”门得到Zi，同时ai和bi输入到第i+1个“异或”门得到Ti，a和b的对应位经过“或非”逻辑得到Z；a和b对应的位经过“异或”逻辑得到T；转换逻辑对T和Z进行转换的方法是：对于预处理的结果按照公式到转换结果f，其中0≤i≤m-2，i＝0对应最高位；相应的，转换逻辑的设计方法是：转换逻辑由m-1个“异或非”门组成，从预处理逻辑输出的两个矢量Z、T，每位的T值与其右侧相邻位的Z值输入到一个“异或非”门，即Ti和Zi+1输入到第i+1个“异或非”门，从第i+1个“异或非”门输出fi，从预处理出来的T和Z经过转换逻辑得到一个m-1位的矢量f。