发明名称 | 半导体电路及其控制方法 | ||
摘要 | 本发明的目的是在半导体电路中,或特别是在其上组合了DRAM和逻辑电路的LSI中降低刷新操作的次数,从而实现降低能耗和防止因刷新和逻辑电路的DRAM存取之间的冲突引起的存储器存取时间增加造成逻辑电路性能降低。为实现该目的,仅对存储了由逻辑部分使用的数据的行进行刷新。另外,把从数据写入到数据读出周期重叠或相互接近的任意数据分配给DRAM的同一行,以便在其上存储数据,仅在其上存储的数据有效的时间周期期间刷新该行。 | ||
申请公布号 | CN100336134C | 申请公布日期 | 2007.09.05 |
申请号 | CN98800984.6 | 申请日期 | 1998.06.08 |
申请人 | 松下电器产业株式会社 | 发明人 | 甲斐康司;大泽拓;村上和彰 |
分类号 | G11C11/406(2006.01) | 主分类号 | G11C11/406(2006.01) |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
主权项 | 1.一种半导体电路的控制方法,包括DRAM的存储器元件阵列;用于存储所述DRAM的存储器元件阵列的每一行的数据保持时间的数据保持时间存储表;用于在所述DRAM的存储器元件阵列的每一行上设定有无执行刷新的行标志;以及对所述DRAM的存储器元件阵列的刷新进行控制的DRAM控制器,其特征在于:对多个数据进行组合,以使同一行上的列地址不重复,并进行排列以使存储数据的行的数量减少;设定存储所述多个数据的行的行标志;所述DRAM控制器对被设定了所述行标志的行进行刷新。 | ||
地址 | 日本大阪府 |