| 发明名称 | 半导体器件的测试装置和用于制造测试装置的基版 | ||
| 摘要 | 本发明公开了一种半导体器件测试装置，包括：半导体衬底；在衬底上形成的有源区和隔离区；在有源区上形成的至少一个栅极；和在隔离区上形成的至少一个伪栅极。本发明的用于制造半导体器件测试装置的基版包括基底；位于基底上的有源区和隔离区；在有源区和/或隔离区上形成的条形膜阵列；以及在有源区的至少一个条形膜两侧形成的互连孔。条形膜阵列为栅极阵列且包括至少一个栅极和/或至少一个伪栅极，栅极位于有源区，伪栅极位于隔离区。本发明将伪栅极置于隔离区，从而在测试过程中伪栅极不能产生感应漏电流，因此对实际的MOS晶体管的漏电流测试不会造成影响。 | ||
| 申请公布号 | CN101022105A | 申请公布日期 | 2007.08.22 |
| 申请号 | CN200610023917.9 | 申请日期 | 2006.02.16 |
| 申请人 | 中芯国际集成电路制造（上海）有限公司 | 发明人 | 苏鼎杰;萧金燕;钱蔚宏;张向莉 |
| 分类号 | H01L27/02(2006.01) | 主分类号 | H01L27/02(2006.01) |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 逯长明 |
| 主权项 | 1、一种半导体器件测试装置，包括：半导体衬底；在衬底上形成的有源区和隔离区；在有源区上形成的至少一个栅极；和在隔离区上形成的至少一个伪栅极。 | ||
| 地址 | 201203上海市浦东新区张江路18号 | ||