一种比特加扰并行处理方法和装置

摘要

本发明公开了一种比特加扰并行处理方法和装置，适用于宽带码分多址系统的高速下行分组接入领域，将比特加扰扰码的取值扩展到负无穷大；再将16比特相位值存储器中的比特加扰扰码序列对应的相位值向负无穷大方向移动M个相位，并进行存储，其中M为第一个并行数据序列中位于低比特的无效比特数；输入并行数据序列，利用移动后的比特加扰扰码序列与所述并行数据序列完成加扰操作。本发明通过在扰码序列前插入部分多余相位的方式，使得不再需要原有装置中对齐数据或者对齐扰码序列时必须使用的N个N选1的数据选择器单元，而只需要16个二选一的选择器，从而降低比特加扰并行处理结构的复杂度。

主权项

1、一种比特加扰并行处理方法，适用于宽带码分多址系统的高速下行分组接入领域，其特征在于，包括以下步骤：A、将比特加扰扰码的取值扩展到负无穷大；B、将16比特相位值存储器中的初始相位值向负无穷大方向移动M个相位，并进行存储，其中M为第一个并行数据序列中位于低比特的无效比特数；C、输入并行数据序列，利用移动后的比特加扰扰码序列与所述并行数据序列完成加扰操作。