| 主权项 |
1.一种记忆体之增压电路(Pumping Circuit),其特征在 于使用一记忆元(DRAM Cell)作为该增压电路之充电 电容,以获得较大之电容値。 2.如申请专利范围第1项所述之记忆体之增压电路, 其中该记忆元系由一金氧半导体电晶体(MOS Transistor)和一储存元(Storage Cell)所组成。 3.如申请专利范围第1项所述之记忆体之增压电路, 更包含一电流源,以提供该记忆元一充电电流进行 充电。 4.如申请专利范围第3项所述之记忆体之增压电路, 其中该记忆元更包含一输出端,以输出一增压电压 源,该输出端系电连接至该电流源,以接收该充电 电流进行充电。 5.如申请专利范围第4项所述之记忆体之增压电路, 其中该增压电压源为字线(Word Line)之电压源。 6.如申请专利范围第1项所述之记忆体之增压电路, 更包含一驱动电路,用以产生一时脉讯号,并输出 至该记忆元,藉以驱动(Driving)该记忆元。 7.如申请专利范围第6项所述之记忆体之增压电路, 其中该驱动电路为一反相器(Inverter)。 8.如申请专利范围第6项所述之记忆体之增压电路, 其中该驱动电路系由一PMOS电晶体和一NMOS电晶体 所组成,并藉由接收一第一时脉讯号和一第二时脉 讯号以产生该时脉讯号。 9.一种记忆体之增压电路(Pumping Circuit),其包含: 一电流源,用以提供一充电电流; 一记忆元(DRAM Cell),系作为该增压电路之充电电容, 具一输出端以输出一增压电压源,该输出端系电连 接至该电流源,以接收该充电电流进行充电;以及 一驱动电路,用以产生一第一时脉讯号,并输出至 该记忆元,藉以驱动(Driving)该记忆元。 10.如申请专利范围第9项所述之记忆体之增压电路 ,其中该记忆元系由一金氧半导体电晶体(MOS Transistor)和一储存元(Storage Cell)所组成。 11.如申请专利范围第9项所述之记忆体之增压电路 ,其中该增压电压源为字线(Word Line)之电压源。 12.如申请专利范围第9项所述之记忆体之增压电路 ,其中该驱动电路为一反相器(Inverter)。 13.如申请专利范围第9项所述之记忆体之增压电路 ,其中该驱动电路系由一PMOS电晶体和一NMOS电晶体 所组成,并藉由接收一第二时脉讯号和一第三时脉 讯号以产生该第一时脉讯号。 图式简单说明: 图一:习知之记忆体增压电路 图二(A):本案较佳实施例之记忆体之增压电路 图二(B):本案另一较佳实施例 |
