| 主权项 |
1.一种主从电脑系统之一直接记忆体存取电路,该 直接记忆体存取电路包含: 一记忆体装置; 一周边装置; 一直接记忆体存取控制器,具有一第一及一第二资 料路径; 一第一滙流排,连接该记忆体装置与该第一资料路 径;以及 一第二滙流排,连接该周边装置与该第二资料路径 ; 其中该直接记忆体存取控制器系包含一第一及一 第二暂时储存单元以及一第一及一第二开关,该第 一开关提供一第一状态以电性耦接该第一暂时储 存单元至该第一滙流排以及一第二状态以电性耦 接该第二暂时储存单元至该第一滙流排,该第二开 关提供一第一状态以电性耦接该第一暂时储存单 元至该第二滙流排以及一第二状态以电性耦接该 第二暂时储存单元至该第二滙流排。 2.如申请专利范围第1项所述之直接记忆体存取电 路,其中该第一及该第二开关系用以使该第一暂时 储存单元耦接至该第一及该第二滙流排其中之一, 并使该第二暂时储存单元耦接至该第一及该第二 滙流排其中之另一。 3.如申请专利范围第2项所述之直接记忆体存取电 路,其中该第一及该第二开关系用以使该直接记忆 体存取控制器可以从该记忆体装置读取一资料封 包,并同时将另一资料封包写至该周边装置。 4.一种适用于主从电脑系统之直接记忆体存取控 制器,包含: 一第一资料路径,连接至一记忆体滙流排,该记忆 体滙流排系与至少一记忆体装置通信; 一第二资料路径,连接至一周边装置滙流排,该周 边装置滙流排系与至少一周边装置通信;以及 一传输资料装置,系用以在该至少一记忆体装置其 中之一与该至少一周边装置其中之一间传输资料 。 5.如申请专利范围第4项所述之直接记忆体存取控 制器,其中该传输资料装置包含同时传送一第一部 分之资料及接收一第二部分之资料。 6.如申请专利范围第5项所述之直接记忆体存取控 制器,其中,在一读取程序期间,该传输资料装置传 送该第一部分之资料给该周边装置滙流排,并且同 时从该记忆体滙流排接收该第二部分之资料。 7.如申请专利范围第4项所述之直接记忆体存取控 制器,其中该传输资料装置包含一第一及一第二暂 时储存单元。 8.如申请专利范围第7项所述之直接记忆体存取控 制器,其中该传输资料装置更包含: 一第一装置,在一第一时间区间期间,从该至少一 记忆体装置其中之一读取一第一资料封包至该第 一暂时储存单元;以及 一第二装置,在一第二时间区间期间,从该至少一 记忆体装置其中之一读取一第二资料封包至该第 二暂时储存单元,该第二时间区间系在该第一时间 区间之后。 9.如申请专利范围第8项所述之直接记忆体存取控 制器,其中该传输资料装置更包含: 一第三装置,在该第二时间区间期间,从该第一暂 时储存单元传送该第一资料封包至该至少一周边 装置其中之一;以及 一第四装置,在一第三时间区间期间,从该第二暂 时储存单元传送该第二资料封包至该至少一周边 装置其中之该一,该第三时间区间系在该第二时间 区间之后。 10.如申请专利范围第7项所述之直接记忆体存取控 制器,其中该传输资料装置更包含一第一及一第二 开关。 11.如申请专利范围第10项所述之直接记忆体存取 控制器,其中该传输资料装置更包含: 一第五装置,设定该第一开关之状态以电性耦接该 记忆体滙流排至该第一及该第二暂时储存单元其 中之一;以及 一第六装置,设定该第二开关之状态以电性耦接该 周边装置滙流排至该第一及该第二暂时储存单元 其中之另一。 12.一种适用于主从电脑系统之直接记忆体存取控 制器,包含: 一第一组资料路径,连接复数个记忆体滙流排,每 一记忆体滙流排系与至少一记忆体装置通信;以及 一第二组资料路径,连接复数个周边装置滙流排, 每一周边装置滙流排系与至少一周边装置通信; 一传输资料装置,同时在复数个记忆体装置与复数 个周边装置之间传送资料。 13.如申请专利范围第12项所述之直接记忆体存取 控制器,其中该传输资料装置更包含: 复数个双储存装置,每一双储存装置连接至一个别 记忆体滙流排。 14.如申请专利范围第13项所述之直接记忆体存取 控制器,其中该每一双储存装置包含两暂时储存单 元及两开关。 15.如申请专利范围第13项所述之直接记忆体存取 控制器,其中该传输资料装置更包含: 一多功能开关装置,从该每一双储存装置之输出端 连接至该复数个周边装置滙流排。 16.一种主从电脑系统之一直接记忆体存取(DMA)资 料传输之方法,其由一从属装置传输资料至另一从 属装置,该直接记忆体存取资料传输方法包含: 从一第一滙流排读取一第一资料封包; 暂时储存该第一资料封包于一第一暂时储存单元; 以及 将该第一资料封包从该第一暂时储存单元写至一 第二滙流排,并且同时从该第一滙流排读取一第二 资料封包。 17.如申请专利范围第16项所述之直接记忆体存取 资料传输之方法,更包含: 暂时储存该第二资料封包于一第二暂时储存单元; 以及 将该第二资料封包从该第二暂时储存单元写至该 第二滙流排,并且同时从该第一滙流排读取一第三 资料封包。 18.如申请专利范围第16项所述之直接记忆体存取 资料传输之方法,更包含: 当耦接该第一滙流排至该第一及该第二暂时储存 单元其中之一时,耦接该第二滙流排至该第一及该 第二暂时储存单元其中之另一。 19.如申请专利范围第18项所述之直接记忆体存取 资料传输之方法,其中耦接该第一及该第二滙流排 至该第一及该第二暂时储存单元更包含设定一第 一及一第二开关之耦接状态。 20.如申请专利范围第19项所述之直接记忆体存取 资料传输之方法,更包含: 在一后续时间区间期间,反转该第一及该第二开关 之耦接状态。 21.如申请专利范围第20项所述之直接记忆体存取 资料传输之方法,更包含: 监视该第一及该第二暂时储存单元之剩余容量以 决定反转该第一及该第二开关之耦接状态之时间 。 22.如申请专利范围第20项所述之直接记忆体存取 资料传输之方法,更包含: 监视一资料流之结束时间以决定反转该第一及该 第二开关之耦接状态之时间。 图式简单说明: 第一图系一非主从系统之一传统DMA电路之方块图; 第二图系一主从系统之一传统DMA电路之方块图; 第三图系使用第二图之DMA电路于主从系统之资料 传输时序图; 第四图系本发明所教示之一主从系统之一较佳改 良DMA电路实施例之方块图; 第五图系第四图所示之DMA控制器之一较佳实施例 之方块图; 第六图系使用第四图之DMA电路于主从系统之资料 传输时序图; 第七图系本发明所教示之一主从系统之另一较佳 改良DMA电路实施例之方块图;以及 第八图系第七图所示之DMA控制器之一较佳实施例 之方块图。 |
