| 主权项 |
1.一种超压导通电阻器,包含: 一电阻元件; 至少一绝缘层,系设于该电阻元件之一侧;及 至少一导电元件,系设于该绝缘层相反于该电阻元 件之侧。 2.依据申请专利范围第1项所述之超压导通电阻器, 其中,该绝缘层之数量为复数且系分设于该电阻元 件之两相反侧,该导电元件之数量为复数且系分设 于各该绝缘层相反于该电阻元件之侧。 3.依据申请专利范围第1项所述之超压导通电阻器, 其中,该电阻元件两侧分别具有一导电柱。 4.依据申请专利范围第3项所述之超压导通电阻器, 其中,该绝缘层系设置于与其同侧之该导电柱及该 导电元件之间。 5.依据申请专利范围第3项所述之超压导通电阻器, 其中,该绝缘层系覆盖与其同侧之该导电柱。 6.依据申请专利范围第1项所述之超压导通电阻器, 其中,该绝缘层材质系为氧化铝及氧化矽其中之一 。 7.依据申请专利范围第1项所述之超压导通电阻器, 其中,该导电元件系罩设于该绝缘层外。 8.依据申请专利范围第7项所述之超压导通电阻器, 其中,该导电元件具有一端壁及一围绕壁,该绝缘 层系介于该端壁及该电阻元件之间,且该围绕壁围 绕该绝缘层 9.依据申请专利范围第8项所述之超压导通电阻器, 其中,该围绕壁及该电阻元件之间系充填有绝缘物 质。 10.依据申请专利范围第1项所述之超压导通电阻器 ,其中,该电阻元件系为碳膜电阻器、碳棒电阻器 、金属皮膜电阻器、金属线电阻器、金属棒电阻 器及金属箔电阻器其中之一。 11.依据申请专利范围第1项所述之超压导通电阻器 ,其中,该电阻元件系为一第一导电型基底。 12.依据申请专利范围第11项所述之超压导通电阻 器,其中,该第一导电型基底系为正型基底。 13.依据申请专利范围第1项所述之超压导通电阻器 ,其中,该导电元件系为一金属层。 14.一种灯串组,包含: 复数灯泡,系为串联;及 复数超压导通电阻器,系对应与各该灯泡并联,且 每一超压导通电阻器包括: 一电阻元件; 至少一绝缘层,系设于该电阻元件之一侧;及 至少一导电元件,系设于该绝缘层相反于该电阻元 件之侧。 15.依据申请专利范围第14项所述之灯串组,其中,每 一电阻元件之电阻系等于每一灯泡之电阻。 16.依据申请专利范围第14项所述之灯串组,其中,每 一超压导通电阻器之绝缘层数量为复数,且该等绝 缘层系分设于该对应电阻元件之两相反侧,每一超 压导通电阻器之导电元件数量为复数,且该等导电 元件系分设于各该绝缘层相反于该对应电阻元件 之侧。 17.依据申请专利范围第14项所述之灯串组,其中,每 一电阻元件两侧分别具有一导电柱。 18.依据申请专利范围第17项所述之灯串组,其中,各 该绝缘层系设置于与其同侧之各该导电柱及各该 导电元件之间。 19.依据申请专利范围第17项所述之灯串组,其中,各 该绝缘层系覆盖与其同侧之各该导电柱。 20.依据申请专利范围第14项所述之灯串组,其中,每 一绝缘层材质系为氧化铝及氧化矽其中之一。 21.依据申请专利范围第14项所述之灯串组,其中,每 一导电元件系罩设于每一绝缘层外。 22.依据申请专利范围第21项所述之灯串组,其中,每 一导电元件具有一端壁及一围绕壁,每一绝缘层系 介于每一端壁及每一电阻元件之间,且每一围绕壁 围绕每一绝缘层。 23.依据申请专利范围第22项所述之灯串组,其中,每 一围绕壁及每一电阻元件之间系充填有绝缘物质 。 24.依据申请专利范围第14项所述之灯串组,其中,每 一电阻元件系为碳膜电阻器、碳棒电阻器、金属 皮膜电阻器、金属线电阻器、金属棒电阻器及金 属箔电阻器其中之一。 25.依据申请专利范围第14项所述之灯串组,其中,每 一电阻元件系为一第一导电型基底。 26.依据申请专利范围第25项所述之灯串组,其中,每 一第一导电型基底系为正型基底。 27.依据申请专利范围第25项所述之灯串组,其中,每 一导电元件系为一金属层。 28.一种超压导通电阻器,包含: 一第一导电型基底; 复数第二导电型掺杂区,分别配置于该第一导电型 基底之两相反侧中;及 复数金属层,分别配置于各该第二导电型掺杂区上 。 29.依据申请专利范围第28项所述之超压导通电阻 器,其中,该第一导电型基底为正型基底。 30.依据申请专利范围第28项所述之超压导通电阻 器,其中,每一导电型掺杂区为负型掺杂区。 31.一种灯串组,包含: 复数灯泡,系为串联;及 复数超压导通电阻器,系对应与各该灯泡并联,且 每一超压导通电阻器包括: 一第一导电型基底; 复数第二导电型掺杂区,分别配置于该第一导电型 基底之两相反侧中;及 复数金属层,分别配置于各该第二导电型掺杂区上 。 32.依据申请专利范围第31项所述之灯串组,其中,每 一第一导电型基底之电阻系等于每一灯泡之电阻 。 33.依据申请专利范围第31项所述之灯串组,其中,每 一第一导电型基底为正型基底。 34.依据申请专利范围第31项所述之灯串组,其中,每 一第二导电型掺杂区为负型掺杂区。 图式简单说明: 图1是一立体分解图,说明本新型超压导通电阻器 之一第一较佳实施例; 图2是一灯串组之示意图; 图3是一立体分解图,说明一呈圆柱形之电阻元件, 且复数绝缘层均匀覆盖于电阻元件两侧; 图4是一立体分解图,说明电阻元件呈矩形,且各该 绝缘层设置于电阻元件两侧; 图5是一立体分解图,说明电阻元件呈矩形,且各该 绝缘层均匀覆盖于电阻元件两侧; 图6是一示意图,说明本新型超压导通电阻器之一 第二较佳实施例; 图7是一示意图,说明本新型超压导通电阻器之一 第三较佳实施例; 图8是第三较佳实施例的一等效电路图;及 图9是一示意图,说明封装成型之超压导通电阻器 。 |
