| 主权项 |
1.一种半导体装置,其适用于电路修补前的评估步 骤中,该半导体装置包括: 一修补主体电路(Relief-Subject Circuit),该修补主体电 路系执行一预定之功能; 一修补电路,以修补该修补主体电路,且该修补电 路系执行该预定之功能;以及 多数个熔丝构件,系与该修补电路对应,以利用该 修补电路取代该修补主体电路,当该修补主体电路 被该修补电路取代时,该些熔丝构件所储存之资讯 系说明该修补主体电路, 其中各该熔丝构件具有用以储存资讯之多数个位 元,且该些位元系包括可表示该修补主体电路已被 该修补电路取代之一位元,而且该些位元系包括可 表示该修补电路具有缺陷之一位元。 2.如申请专利范围第1项所述之半导体装置,其中表 示该修补电路具有缺陷之该位元包括该些熔丝构 件中的任何一个熔丝构件。 3.如申请专利范围第1项所述之半导体装置,更包括 一判断电路,该判断电路系判断该修补主体电路是 否已被使用该熔丝构件的该修补部分取代。 4.如申请专利范围第1项所述之半导体装置,更包括 一判断电路,该判断电路系判断该些熔丝构件中的 哪一个熔丝构件被该修补电路使用,而取代该修补 主体电路。 5.如申请专利范围第1项所述之半导体装置,更包括 一判断电路,以判断该修补电路是否具有缺陷。 6.如申请专利范围第1项所述之半导体装置,其中该 些熔丝构件包括多数个金属熔丝,且该些金属熔丝 所储存的资料系藉由使用雷射,而使该金属熔丝断 路而取得。 7.如申请专利范围第1项所述之半导体装置,其中该 些熔丝构件包括多数个电熔丝,且该些电熔丝所储 存的资料系藉由使用高电压,而使该电熔丝断路而 取得。 8.一种半导体装置,其适用于电路修补前的评估步 骤中,该半导体装置包括: 一修补主体电路,该修补主体电路系执行一预定之 功能; 一第一熔丝构件,该第一熔丝构件使用一第一方法 储存资讯,且所储存之资讯系用以说明该修补主体 电路,其中该第一熔丝构件包括多数个金属熔丝, 且该些金属熔丝所储存的资料系藉由使用雷射,而 使该金属熔丝断路而取得; 一第二熔丝构件,该第二熔丝构件使用一第二方法 储存资讯,且所储存之资讯系用以说明该修补主体 电路,其中该些第二熔丝构件包括多数个电熔丝, 且该些电熔丝所储存的资料系藉由使用高电压,而 使该电熔丝断路而取得;以及 一修补电路,该修补电路系执行该预定之功能,取 代该修补主体电路,其中该修补主体电路系藉由该 资讯系来说明,而该资讯系储存于该第一熔丝构件 或是该第二熔丝构件中,而且该第一熔丝构件与该 第二熔丝构件一般具有该修补电路, 其中各该第一熔丝构件与各该第二熔丝构件具有 多数个位元,且该些位元系包括可表示该修补主体 电路已被使用该熔丝构件之该修补电路取代之多 数个位元。 9.一种半导体装置,其适用于电路修补前的评估步 骤中,该半导体装置包括: 多数个修补主体电路,该些修补主体电路系执行一 预定之功能; 一第一修补电路与一第二修补电路,该第一修补电 路与该第二修补电路系用以修补该些修补主体电 路中之具有缺陷之一第一缺陷修补主体电路与一 第二缺陷修补主体电路,且该第一修补电路与该第 二修补电路执行该预定之功能; 一第一熔丝构件,当该第一缺陷修补主体电路被该 第一修补电路取代时,该第一熔丝构件所储存之资 讯系说明该第一缺陷修补主体电路,且所提供之该 第一熔丝构件系与该第一修补电路对应其中该第 一熔丝构件包括多数个金属熔丝,且该些金属熔丝 所储存的资料系藉由使用雷射,而使该金属熔丝断 路而取得;以及 一第二熔丝构件,当该第二缺陷修补主体电路被该 第二修补电路取代时,该第二熔丝构件所储存之资 讯系说明该第二缺陷修补主体电路,且所提供之该 第二熔丝构件系与该第二修补电路对应,其中该些 第二熔丝构件包括多数个电熔丝,且该些电熔丝所 储存的资料系藉由使用高电压,而使该电熔丝断路 而取得。 10.如申请专利范围第8项所述之半导体装置,其中 该些位元系包括可表示该修补电路具有缺陷之多 数个位元。 11.如申请专利范围第10项所述之半导体装置,其中 表示该修补电路具有缺陷之该位元包括该些第一 熔丝构件或是该些第二熔丝构件。 12.如申请专利范围第8项所述之半导体装置,更包 括一判断电路,该判断电路系判断该修补主体电路 是否已被使用该第一熔丝构件或是使用该第二熔 丝构件的该修补电路取代。 13.如申请专利范围第9项所述之半导体装置,更包 括一判断电路,该判断电路系判断该修补主体电路 是否已被使用该第一熔丝构件或是使用该第二熔 丝构件的该修补电路取代。 14.如申请专利范围第8项所述之半导体装置,更包 括一判断电路,该判断电路系判断该些第一熔丝构 件或是该些第二熔丝构件中的哪一个熔丝构件被 该修补电路使用,而取代修补主体电路。 15.如申请专利范围第8项所述之半导体装置,更包 括一判断电路,以判断该修补电路是否具有缺陷。 图式简单说明: 第1图是习知的一种修补电路之配置示意图。 第2图是习知的一种在修补电路中所进行之修补方 法的流程示意图。 第3图是依照本发明之一第一实施例的一种半导体 装置与评估设备之配置示意图。 第4图是依照第一实施例,在半导体装置中,之主要 部分的示意图。 第5图是依照第一实施例,在半导体装置中,所进行 之一种修补方法的流程示意图。 第6图是依照第一实施例,在半导体装置中,所进行 之另一种修补方法的流程示意图。 第7图是依照第二实施例,在半导体装置中,之主要 部分的示意图。 第8图是依照第二实施例,在半导体装置中,之一种 判断电路的配置电路图。 第9图是依照第二实施例,在半导体装置中,所进行 之第一种修补方法的流程示意图。 第10图是依照第二实施例,在半导体装置中,所进行 之第二种修补方法的流程示意图。 第11图是依照第二实施例,在半导体装置中,所进行 之第三种修补方法的流程示意图。 第12图是依照第二实施例,在半导体装置中,所进行 之第四种修补方法的流程示意图。 第13图是依照第二实施例,在半导体装置中,所进行 之第五种修补方法的流程示意图。 第14图是依照第二实施例,在半导体装置中,所进行 之第六种修补方法的流程示意图。 第15图是依照第三实施例,在半导体装置中,之主要 部分的示意图。 |
