堆叠之积体电路晶片组成件

摘要

积体电路晶片(12,14,16)之堆叠配置(10)系接合于导线架构件(62,64,66)，两个并列的积体电路晶片(12,14)具有系接合于具有接触端子(38)之导线架构件(62,64,66)的底部接触垫块(46,48,50,56,58,60)，该两个并列的积体电路晶片(12,14)具有系接合于一覆盖之积体电路晶片(16)的顶部接触垫块(52,54)，一型面高度不大的(low profile)晶片组成件(10)被达成而没有使用导线或预成型，且其系相当适用于SO-8封装组件。