| 摘要 |
本发明提供一种相位可改变记忆体单元阵列区域，其包括一下层间绝缘层，其安置于一半导体基板上。该区域亦包括复数个导电栓塞，其穿过该下层间绝缘层而安置。该区域亦包括一相位可改变材料图案，其可操作地安置于该下层间绝缘层上，该相位可改变图案覆盖该复数个导电栓塞中至少两者，其中该相位可改变材料图案包括与该复数个导电栓塞之一或多者接触的复数个第一区域及插入于该复数个第一区域之间的至少一第二区域，其中该至少一第二区域具有一比该复数个第一区域低之热导率。该相位可改变记忆体单元阵列区域亦包括一上层间绝缘层，其覆盖该相位可改变材料图案及该下层间绝缘层中之至少一者。该区域亦包括导电图案，其穿过该上层间绝缘层而安置且电连接至该复数个第一区域之复数个预定区域。 |
