发明名称 半导体装置及其制造方法,暨半导体制造用遮罩及光近接处理方法
摘要 本发明有关于包含逻辑电路之半导体装置,其目的是缩短处理时间藉以降低制造成本。另外,为着达成上述目的,逻辑电路之形成区域(114)具备有:第1区域(114b,170),以既定之精度接受光近接校正处理;和第2区域(114a,180),以比既定之精度低之精度接受光近接校正处理。特别是第1区域(114b,170)具有作为电晶体而动作之闸布线(172),第2区域(114a,180)具有不作为电晶体而动作之虚拟布置(182)。
申请公布号 TW200731002 申请公布日期 2007.08.16
申请号 TW095114846 申请日期 2006.04.26
申请人 瑞萨科技股份有限公司 发明人 田冈弘展;小野佑作
分类号 G03F1/08(2006.01);G03F7/20(2006.01);H01L21/027(2006.01) 主分类号 G03F1/08(2006.01)
代理机构 代理人 赖经臣
主权项
地址 日本
您可能感兴趣的专利