| 摘要 |
Eine Schreib-Burst-Stoppbefehlsfunktion wird für ein Halbleiterspeicherbauelement bereitgestellt und insbesondere für ein Speicherbauelement mit einer Schreiblatenzzeit, wie dies bei einem leistungsarmen dynamischen Direktzugriffsspeicher(DRAM)-Bauelement mit doppelter Datenrate (DDR) üblich ist. Wenn bei dem Speicherbauelement ein Schreibstoppbefehl empfangen wird, werden Impulse, die für ein Spaltenadress-Abtastsignal erzeugt werden, beendet, sodass keine weiteren, bereits im Speicherbauelement befindliche Daten in ein Speicherarray übertragen werden. Wenn der Schreibstoppbefehl am Beginn eines Schreibvorgangs vor der Erzeugung der Impulse in dem Spaltenadress-Abtastsignal empfangen wird, wird eine zuerst hinein-zuerst heraus(FIFO)-Schaltung zurückgesetzt. Mit der FIFO-Schaltung wird eine vorbestimmte Schreiblatenzzeit für den Schreibvorgang eingeführt. Das Spaltenadress-Abtastsignal wird einem mit dem Speicherarray assoziierten Spaltendecodierer und einer Datenpfadschaltung zugeführt, die Daten auf der Basis von Impulsen in dem Spaltenadress-Abtastsignal an das Speicherarray überträgt. Bei einer Ausführungsform werden die Impulse für das Spaltenadress-Abtastsignal von einer Zwischenspeicherschaltung auf der Basis eines von dem Ausgang der Schreiblatenzzeit-FIFO-Schaltung hergeleiteten Signals erzeugt, und so wird ein Eingang zu dem Zwischenspeicher als Reaktion auf den Schreibstoppbefehl gesperrt, um das Erzeugen von Impulsen für das Spaltenadress-Abtastsignal zu ...
|
