发明名称 多功能串行输入/输出电路
摘要 一种随机存取存储装置,它包括:存储单元的阵列;多个驱动器,每个驱动器对应于所述存储单元的一个片段;多个读出放大器,每个读出放大器对应于所述存储单元的一个片段;以及多个I/O电路,每个I/O电路对应于所述存储单元的一个片段,每个I/O电路包括具有第一输出端和耦合到对应的读出放大器的输出端的第一输入端的第一寄存器、具有耦合到所述第一输出端的第二输入端的第二寄存器、以及具有耦合到所述第一输出端的第三输入端的第三寄存器,所述第三寄存器具有耦合到对应的驱动器的输入端的第三输出端;其中每个I/O电路还包括逻辑门,用于把来自所述对应的读出放大器的数据与存储在所述第三寄存器中的数据相比较,所述逻辑门的输出端通过布线连接成“或”标记。
申请公布号 CN1332394C 申请公布日期 2007.08.15
申请号 CN02105136.4 申请日期 2002.02.21
申请人 惠普公司 发明人 F·A·佩尔纳
分类号 G11C11/15(2006.01);G11C7/10(2006.01);G11C7/24(2006.01) 主分类号 G11C11/15(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;王忠忠
主权项 1.一种随机存取存储装置(8),它包括:存储单元(12)的阵列;多个驱动器(20),每个驱动器(20)对应于所述存储单元(12)的一个片段;多个读出放大器(22),每个读出放大器(22)对应于所述存储单元(12)的一个片段;以及多个I/O电路(24),每个I/O电路(24)对应于所述存储单元(12)的一个片段,每个I/O电路(24)包括具有第一输出端和耦合到对应的读出放大器(22)的输出端的第一输入端的第一寄存器(112)、具有耦合到所述第一输出端的第二输入端的第二寄存器(114)、以及具有耦合到所述第一输出端的第三输入端的第三寄存器(116),所述第三寄存器(116)具有耦合到对应的驱动器(20)的输入端的第三输出端;其中每个I/O电路(24)还包括逻辑门(136),用于把来自所述对应的读出放大器(22)的数据与存储在所述第三寄存器(116)中的数据相比较,所述逻辑门(136)的输出端通过布线(138)连接成“或”(OR)标记(140)。
地址 美国加利福尼亚州