发明名称 叠层陶瓷电子部件的制造方法及其制造装置
摘要 制作具有在第一支承体的同一表面上设置的内部电极层和多个第一定位标识的内部电极层片。制作具有在第二支承体的同一表面上设置的由陶瓷构成的厚度差抑制层和多个第二定位图案的陶瓷层片。根据多个第一定位标识确定内部电极层片的第一基准点。根据多个第二定位标识确定陶瓷层片的第二基准点。使第一基准点位于规定位置的同时,使内部电极位于由陶瓷构成的基材层上,由此在基材层的表面上叠层内部电极层片。使第二基准点位于规定位置的同时,使厚度差抑制层不与内部电极层重叠且在内部电极层的周围位于基材层上,由此在基材层上叠层陶瓷层片。使陶瓷层位于内部电极层上和厚度差抑制层上,由此制造叠层陶瓷电子部件。根据该方法,能够减少内部电极层和厚度差抑制层的位置偏移造成的叠层陶瓷部件的不良。
申请公布号 CN101019196A 申请公布日期 2007.08.15
申请号 CN200580030582.7 申请日期 2005.10.04
申请人 松下电器产业株式会社 发明人 镰田雄树;及川悟;坂口佳也;尾笼刚;坂口知也
分类号 H01G4/30(2006.01);H01G4/12(2006.01);H01G13/00(2006.01) 主分类号 H01G4/30(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 李贵亮
主权项 1.一种叠层陶瓷电子部件的制造方法,包括:制作至少一个内部电极层片的步骤,该至少一个内部电极层片分别具有:具有表面的第一支承体、在所述第一支承体的所述表面上设置的内部电极层、和在所述第一支承体的所述表面上设置的多个第一定位标识;制作至少一个陶瓷层片的步骤,该至少一个陶瓷层片分别具有:具有表面的第二支承体,在所述第二支承体的所述表面上设置的由陶瓷构成的厚度差抑制层、和在所述第二支承体的所述表面上设置的多个第二定位标识;根据所述至少一个内部电极层片的所述多个第一定位标识确定所述至少一个内部电极层片的第一基准点的步骤;根据所述至少一个陶瓷层片的所述多个第二定位标识确定所述至少一个陶瓷层片的第二基准点的步骤;以使所述第一基准点位于规定位置的同时使所述内部电极位于由陶瓷构成的基材层的表面上的方式,将所述至少一个内部电极层片中的一个叠层在所述基材层的所述表面上的步骤;以使所述第二基准点位于所述规定位置的同时使所述厚度差抑制层不与所述内部电极层重叠且在所述内部电极层的周围位于所述基材层的所述表面上的方式,将所述至少一个陶瓷层片中的一个叠层在所述基材层的所述表面上的步骤;使陶瓷层位于所述内部电极层上的步骤;使所述陶瓷层位于所述厚度差抑制层上的步骤。
地址 日本大阪府