| 发明名称 | 用于可编程逻辑器件的专门处理块 | ||
| 摘要 | 一种用于可编程逻辑器件的专门处理块加入了基本处理单元，该单元执行两个乘法的求和，将两个乘法的部分乘积相加，而不计算各个乘法。与传统分开的乘法器和加法器相比，这些基本处理单元消耗更小的面积。所述专门处理块还具有输入和输出级，以及回送功能，以允许该块可以被配置用于各种数字信号处理操作。 | ||
| 申请公布号 | CN101018055A | 申请公布日期 | 2007.08.15 |
| 申请号 | CN200610156622.9 | 申请日期 | 2006.12.31 |
| 申请人 | 阿尔特拉公司 | 发明人 | M·朗哈默;K·Y·M·李;O·阿兹高密;K·施特赖歇尔;林以雯 |
| 分类号 | H03K19/173(2006.01);H03K19/177(2006.01);G06F17/50(2006.01) | 主分类号 | H03K19/173(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 赵蓉民 |
| 主权项 | 1.一种用于可编程逻辑器件的专门处理块，所述专门处理块包括：多个基本处理单元，每个所述基本处理单元包括：多个乘法器；和电路，该电路用于在一次运算中相加由所有所述多个乘法器产生的部分乘积。 | ||
| 地址 | 美国加利福尼亚 | ||