| 主权项 |
1.一种用于一快闪记忆元件之页面缓冲器,包括: 一预充电节点; 一第一PMOS电晶体,依据一预充启动讯号预充电该 预充电节点; 一锁存器单元,依据预充电节点之一逻辑状态与一 保持讯号而被预定资料;且 一锁存器控制单元,依据锁存进锁存器单元之一资 料讯号、一程式验证讯号与一锁存器启动讯号输 出保持讯号。 2.如申请专利范围第1项之用于快闪记忆元件之页 面缓冲器,其中锁存器单元包括: 一锁存器节点; 一第一锁存器,具有一输入终端连接至锁存器节点 用以感测与锁存该被预定的资料; 一第一NMOS电晶体,依据一资料传送讯号而被连接 于锁存器节点与预充电节点间以连接预充电节点 与第一锁存器; 一第二NMOS电晶体,依据一重设讯号被连接于一电 源电压与欲驱动之另一输入终端间;与 第三与第四NMOS电晶体,依据预充电节点状态讯号 与保持讯号而被连接于另一输入终端与欲驱动之 一接地电源间。 3.如申请专利范围第2项之用于快闪记忆元件之页 面缓冲器,其中锁存器控制单元包括: 一第一NAND闸,接收程式验证讯号与一储存入于锁 存器单元之资料讯号之逻辑状态;与 一第二NAND闸,接收第一NAND闸输出讯号与锁存器启 动讯号以输出一保持讯号。 4.一种用于快闪记忆元件之页面缓冲器,包含:一预 充电节点;一锁存器单元,用以依据预充电节点之 一状态来感测被预定之资料;以及一位元线选择单 元,用以依据一位元线选择讯号来转换一位元线与 预充电节点之一逻辑状态至预充电节点与位元线, 其中用于快闪记忆元件之页面缓冲器执行数个程 式与程式验证运算,及又包含一锁存器控制单元, 用以输出一保持讯号来控制锁存器运算,其系于下 一程式运算中使用一锁存器讯号而被验证至一先 前已程式化单元,其中已程式化单元之一验证结果 被锁存于一先前程式验证运算。 5.如申请专利范围第4项之页面缓冲器,其中锁存器 控制单元包含: 一第一NAND闸,接收一程式验证讯号之逻辑状态与 锁存至锁存器之一资料讯号;及 一第二NAND闸,接收第一NAND闸之输出讯号与一锁存 器启动讯号,以输出保持讯号。 图式简单说明: 第1图为一电路图说明依据本发明之一快闪记忆元 件之一页面缓冲器。 第2图为依据本发明之一位元线选择单元之一电路 图。 第3图为本发明之一快取单元之一电路图。 |
