| 主权项 |
1.一种晶片结构,包括: 一晶片本体,具有一焊线接合区域,该焊线接合区 域系邻近于该晶片本体之单一侧边或相邻两侧边, 其中该晶片本体具有多个位于该焊线接合区域内 之第一焊垫以及多个位于该焊线接合区域外之第 二焊垫; 一第一保护层,配置于该晶片本体上,其中该第一 保护层具有多个第一开口,以暴露出该些第一焊垫 与该些第二焊垫; 一重配置线路层,配置于该第一保护层上,其中该 重配置线路层从该些第二焊垫延伸至该焊线接合 区域内,而该重配置线路层具有多个位于该焊线接 合区域内的第三焊垫;以及 一第二保护层,覆盖于该重配置线路层上,其中该 第二保护层具有多个第二开口,以暴露出该些第一 焊垫以及该些第三焊垫。 2.如申请专利范围第1项所述之晶片结构,其中该重 配线路层的材料包括金、铜、镍、钛化钨或钛。 3.如申请专利范围第1项所述之晶片结构,其中该些 第一焊垫与该些第二焊垫系以周围型态排列于该 晶片本体上。 4.如申请专利范围第1项所述之晶片结构,其中该些 第一焊垫与该些第二焊垫系以面阵列型态排列于 该晶片本体上。 5.如申请专利范围第1项所述之晶片结构,其中该些 第一焊垫以及该些第三焊垫系沿着该晶片本体之 单一侧边排列成至少一列。 6.一种堆叠型晶片封装结构,包括: 一电路基板; 多个晶片结构,每一该些晶片结构包括: 一晶片本体,具有一焊线接合区域,该焊线接合区 域系邻近于该晶片本体之单一侧边或相邻两侧边, 其中该晶片本体具有多个位于该焊线接合区域内 之第一焊垫以及多个位于该焊线接合区域外之第 二焊垫; 一第一保护层,配置于该晶片本体上,其中该第一 保护层具有多个第一开口,以暴露出该些第一焊垫 与该些第二焊垫; 一重配置线路层,配置于该第一保护层上,其中该 重配置线路层从该些第二焊垫延伸至该焊线接合 区域内,而该重配置线路层具有多个位于该焊线接 合区域内的第三焊垫;以及 一第二保护层,覆盖于该重配置线路层上,其中该 第二保护层具有多个第二开口,以暴露出该些第一 焊垫以及该些第三焊垫,其中该些晶片结构系彼此 交错堆叠,以曝露出每一该些晶片结构之该焊线接 合区域;以及 多条导线,连接于该些晶片结构与该电路基板,以 使该些晶片结构电性连接于该电路基板。 7.如申请专利范围第6项所述之堆叠型晶片封装结 构,该些导线之一端系连接至该些第一焊垫或该些 第三焊垫,且该些导线之另一端系连接至该电路基 板。 8.如申请专利范围第6项所述之堆叠型晶片封装结 构,该些导线更包括多条第一导线以及多条第二导 线,其中每一该些第一导线之两端系分别连接于相 邻两晶片结构之该些第一焊垫或该些第三焊垫,并 且每一该些第二导线之两端系分别连接该电路基 板与邻近于该电路基板之该晶片结构的该些第一 焊垫或该些第三焊垫。 9.如申请专利范围第6项所述之堆叠型晶片封装结 构,更包括一控制晶片,配置于最上层之该晶片结 构上,以曝露出最上层之该晶片结构之该焊线接合 区,且该控制晶片系经由该些导线而电性连接至该 电路基板。 10.如申请专利范围第6项所述之堆叠型晶片封装结 构,其中该重配线路层的材料包括金、铜、镍、钛 化钨或钛。 11.如申请专利范围第6项所述之堆叠型晶片封装结 构,其中该些晶片结构之该些第一焊垫与该些第二 焊垫系以周围型态排列于该晶片本体上。 12.如申请专利范围第6项所述之堆叠型晶片结构, 其中该些晶片结构之该些第一焊垫与该些第二焊 垫系以面阵列型态排列于该晶片本体上。 13.如申请专利范围第6项所述之堆叠型晶片结构, 其中该些晶片结构之该些第一焊垫以及该些第三 焊垫系沿着该晶片本体之单一侧边排列成至少一 列。 图式简单说明: 图1A绘示习知堆叠型晶片封装结构的剖面示意图 。 图1B绘示另一种习知堆叠型晶片封装结构的剖面 示意图。 图2A~2C绘示为本发明之晶片结构的制造流程示意 图。 图3与图4为图2C中分别沿剖面线A-A'与B-B'所绘示之 剖面示意图。 图5绘示为本发明之堆叠式晶片封装结构的示意图 。 图6绘示为本发明另一实施例之堆叠式晶片封装结 构的示意图。 图7绘示为本发明又一实施例之堆叠式晶片封装结 构的示意图。 |
