| 主权项 |
1.一种用以驱动一半导体装置之半导体积体电路, 其包含: 一延迟时间调整电路,其用以延迟一输入信号之上 升边缘或下降边缘并且改变延迟数量; 一比较电路,其用以比较来自该延迟时间调整电路 之一输出信号与一预定电压; 一高位准转移电路,其用以转移来自该比较电路之 一输出信号成为以一输出参考电压为基础之信号; 以及 一输出放大器电路,其用以放大来自该高位准转移 电路之输出信号并且输出用以驱动该半导体装置 之一信号, 其中该延迟时间调整电路、该比较电路、该高位 准转移电路、以及该输出放大器电路被形成于一 单晶片上。 2.一种用以驱动一半导体装置之半导体积体电路, 其包含: 一延迟时间调整电路,其用以改变一输入信号之上 升边缘或下降边缘的延迟数量; 一比较电路,其用以比较来自该延迟时间调整电路 之一输出信号与一预定电压; 一低位准转移电路,其用以转移来自该比较电路之 一输出信号成为以一低位准参考电压为基础之信 号; 一高位准转移电路,其用以转移来自该低位准转移 电路之一输出信号成为以一输出参考电压为基础 之信号;以及 一输出放大器电路,其用以放大来自该高位准转移 电路之输出信号并且输出用以驱动该半导体装置 之信号, 其中该延迟时间调整电路、该比较电路、该低位 准转移电路、该高位准转移电路、以及该输出放 大器电路被形成于一单晶片上。 3.如申请专利范围第1项之半导体积体电路,其中该 延迟时间调整电路包含被形成于该单晶片半导体 积体电路中之一电阻器、一开关、或一电容器。 4.如申请专利范围第2项之半导体积体电路,其中该 延迟时间调整电路包含被形成于该单晶片半导体 积体电路中之一电阻器、一开关、或一电容器。 5.如申请专利范围第3项之半导体积体电路,其中: 该延迟时间调整电路包含一电阻器列电路,其被形 成于该单晶片半导体积体电路中且其中多数列串 联之电阻器和开关并联地被连接,以及一电容器, 其被形成于该单晶片半导体积体电路中且被连接 在该电阻器列电路和一接地端点之间;并且 一延迟时间藉由打开和关闭该等多数开关而被调 整。 6.如申请专利范围第4项之半导体积体电路,其中: 该延迟时间调整电路包含一电阻器列电路,其被形 成于该单晶片半导体积体电路中且其中多数列串 联之电阻器和开关并联地被连接,以及一电容器, 其被形成于该单晶片半导体积体电路中且被连接 在该电阻器列电路和一接地端点之间;并且 一延迟时间藉由打开和关闭该等多数开关而被调 整。 7.如申请专利范围第3项之半导体积体电路,其中: 该延迟时间调整电路包含一电容器列电路,其被形 成于该单晶片半导体积体电路中且其中多数列串 联之电容器和开关并联地被连接,以及一电阻器, 其被形成于该单晶片半导体积体电路中且被连接 在该电容器列电路和一输入端点之间;并且 一延迟时间藉由打开和关闭该等多数开关地被调 整。 8.如申请专利范围第4项之半导体积体电路,其中: 该延迟时间调整电路包含一电容器列电路,其被形 成于该单晶片半导体积体电路中且其中多数列串 联之电容器和开关并联地被连接,以及一电阻器, 其被形成于该单晶片半导体积体电路中且被连接 在该电容器列电路和一输入端点之间;并且 一延迟时间藉由打开和关闭该等多数开关地被调 整。 9.如申请专利范围第3项之半导体积体电路,其中该 开关具有一双极电晶体并且为了使该双极电晶体 能够导通,藉由在该双极电晶体的射极和基极之间 施加一高电压,而使在其射极和其基极之间的接合 短路。 10.如申请专利范围第4项之半导体积体电路,其中 该开关具有一双极电晶体并且为了使该双极电晶 体能够导通,藉由在该双极电晶体的射极和基极之 间施加一高电压,而使在其射极和其基极之间的接 合短路。 11.如申请专利范围第3项之半导体积体电路,其中 该开关具有被形成于该单晶片半导体积体电路中 之供切换的一电阻器或供切换的一铝接线,并且为 了使该开关成为切断状态,供切换之该电阻器或供 切换之该铝接线被切断。 12.如申请专利范围第4项之半导体积体电路,其中 开关具有被形成于该单晶片半导体积体电路中之 供切换的一电阻器或供切换的一铝接线,并且为了 使该开关成为切断状态,供切换之该电阻器或供切 换之该铝接线被切断。 13.如申请专利范围第1项之半导体积体电路,其中 利用该延迟时间调整电路被产生之信号的延迟时 间之温度特性以及利用除了该延迟时间调整电路 之外的电路被产生之信号的延迟时间之温度特性 是大致地相同。 14.如申请专利范围第2项之半导体积体电路,其中 利用该延迟时间调整电路被产生之信号的延迟时 间之温度特性以及利用除了该延迟时间调整电路 之外的电路被产生之信号的延迟时间之温度特性 是大致地相同。 15.如申请专利范围第1项之半导体积体电路,其中: 该延迟时间调整电路包含被形成于该单晶片半导 体积体电路中之一调节电阻器以及被连接到该调 节电阻器之一电容器;并且 一延迟时间藉由使用雷射以调节该调节电阻器而 被调整。 16.如申请专利范围第2项之半导体积体电路,其中: 该延迟时间调整电路包含被形成于该单晶片半导 体积体电路中之一调节电阻器以及被连接到该调 节电阻器之一电容器;并且 一延迟时间藉由使用雷射以调节该调节电阻器而 被调整。 17.一种用以驱动第一和第二半导体装置之半导体 积体电路,其包含: 一第一延迟时间调整电路,其用以延迟第一输入信 号之上升边缘或下降边缘并且改变延迟数量; 一第一比较电路,其用以比较来自该第一延迟时间 调整电路之一输出信号与一预定电压; 一高位准转移电路,其用以转移来自该第一比较电 路之一输出信号成为以输出参考电压为基础之信 号; 一第一输出放大器电路,其用以放大来自该高位准 转移电路之输出信号并且输出用以驱动该第一半 导体装置之第一信号; 一第二延迟时间调整电路,其用以延迟第二输入信 号之上升边缘或下降边缘并且改变延迟数量; 一第二比较电路,其用以比较来自该第二延迟时间 调整电路之一输出信号与一预定电压;以及 一第二输出放大器电路,其用以放大来自该第二比 较电路之一输出信号并且输出用以驱动该第二半 导体装置之第二信号, 其中该第一延迟时间调整电路、该第一比较电路 、该高位准转移电路、该第一输出放大器电路、 该第二延迟时间调整电路、该第二比较电路、以 及该第二输出放大器电路被形成于一单晶片上。 18.一种用以驱动第一和第二半导体装置之半导体 积体电路,其包含: 第一延迟时间调整电路,其用以延迟第一输入信号 之上升边缘或下降边缘并且改变延迟数量; 第一比较电路,其用以比较来自该第一延迟时间调 整电路之一输出信号与一预定电压; 第一高位准转移电路,其用以转移来自该第一比较 电路之一输出信号成为以第一输出参考电压为基 础之信号; 第一输出放大器电路,其用以放大来自该第一高位 准转移电路之一输出信号并且输出用以驱动该第 一半导体装置之第一信号; 第二延迟时间调整电路,其用以延迟第二输入信号 之上升边缘或下降边缘并且改变延迟数量; 第二比较电路,其用以比较来自该第二延迟时间调 整电路之一输出信号与一预定电压; 第二高位准转移电路,其用以转移来自该第二比较 电路之一输出信号成为以第二输出参考电压为基 础之信号;以及 第二输出放大器电路,其用以放大来自该第二高位 准转移电路之一输出信号并且输出用以驱动该第 二半导体装置之第二信号, 其中该第一延迟时间调整电路、该第一比较电路 、该第一高位准转移电路、该第一输出放大器电 路、该第二延迟时间调整电路、该第二比较电路 、该第二高位准转移电路、以及该第二输出放大 器电路被形成于一单晶片上。 19.一种用以驱动第一和第二半导体装置之半导体 积体电路,其包含: 第一延迟时间调整电路,其用以延迟第一输入信号 之上升边缘或下降边缘并且改变延迟数量; 第一比较电路,其用以比较来自该第一延迟时间调 整电路之一输出信号与一预定电压; 第一低位准转移电路,其用以转移来自该第一比较 电路之一输出信号成为以第一低位准参考电压为 基础之信号; 一高位准转移电路,其用以转移来自该第一低位准 转移电路之一输出信号成为以输出参考电压为基 础之信号; 第一输出放大器电路,其用以放大来自该高位准转 移电路之输出信号并且输出用以驱动该第一半导 体装置之第一信号; 第二延迟时间调整电路,其用以延迟第二输入信号 之上升边缘或下降边缘并且改变延迟数量; 第二比较电路,其用以比较来自该第二延迟时间调 整电路之一输出信号与一预定电压; 第二低位准转移电路,其用以转移来自该第二比较 电路之一输出信号成为以第二低位准参考电压为 基础之信号;以及 第二输出放大器电路,其用以放大来自该第二低位 准转移电路之一输出信号并且输出用以驱动该第 二半导体装置之第二信号, 其中该第一延迟时间调整电路、该第一比较电路 、该第一低位准转移电路、该高位准转移电路、 该第一输出放大器电路、该第二延迟时间调整电 路、该第二比较电路、该第二低位准转移电路、 以及该第二输出放大器电路被形成于一单晶片上 。 20.一种用以驱动第一和第二半导体装置之半导体 积体电路,其包含: 第一延迟时间调整电路,其用以延迟第一输入信号 之上升边缘或下降边缘并且改变延迟数量; 第一比较电路,其用以比较来自该第一延迟时间调 整电路之一输出信号与一预定电压; 第一低位准转移电路,其用以转移来自该第一比较 电路之一输出信号成为以第一低位准参考电压为 基础之信号; 第一高位准转移电路,其用以转移来自该第一低位 准转移电路之一输出信号成为以第一输出参考电 压为基础之信号; 第一输出放大器电路,其用以放大来自该第一高位 准转移电路之一输出信号并且输出用以驱动该第 一半导体装置之第一信号; 第二延迟时间调整电路,其用以延迟第二输入信号 之上升边缘或下降边缘并且改变延迟数量; 第二比较电路,其用以比较来自该第二延迟时间调 整电路之一输出信号与一预定电压; 第二低位准转移电路,其用以转移来自该第二比较 电路之一输出信号成为以第二低位准参考电压为 基础之信号; 第二高位准转移电路,其用以转移来自该第二低位 准转移电路之一输出信号成为以第二输出参考电 压为基础之信号;及 第二输出放大器电路,其用以放大来自该第二高位 准转移电路之一输出信号并且输出用以驱动该第 二半导体装置之第二信号, 其中该第一延迟时间调整电路、该第一比较电路 、该第一低位准转移电路、该第一高位准转移电 路、该第一输出放大器电路、该第二延迟时间调 整电路、该第二比较电路、该第二低位准转移电 路、该第二高位准转移电路、以及该第二输出放 大器电路被形成于一单晶片上。 21.如申请专利范围第17项之半导体积体电路,其中 该第一和第二延迟时间调整电路包含被形成于该 单晶片半导体积体电路中之一电阻器、一开关、 或一电容器。 22.如申请专利范围第21项之半导体积体电路,其中: 该等第一和第二延迟时间调整电路包含一电阻器 列电路,其被形成于该单晶片半导体积体电路中且 其中多数列串联之电阻器和开关并联地被连接,以 及一电容器,其被形成于该单晶片半导体积体电路 中且被连接在该电阻器列电路和一接地端点之间; 并且 一延迟时间藉由打开和关闭该等多数开关而被调 整。 23.如申请专利范围第21项之半导体积体电路,其中: 该等第一和第二延迟时间调整电路包含一电容器 列电路,其被形成于该单晶片半导体积体电路中且 其中多数列串联之电容器和开关并联地被连接,以 及一电阻器,其被形成于该单晶片半导体积体电路 中且被连接在该电容器列电路和一输入端点之间; 并且 一延迟时间藉由打开和关闭该等多数开关而被调 整。 24.如申请专利范围第21项之半导体积体电路,其中 该开关具有一双极电晶体并且为了使该双极电晶 体能够导通,藉由在该双极电晶体的射极和基极之 间施加一高电压,而使在该射极和该基极之间的接 合短路。 25.如申请专利范围第21项之半导体积体电路,其中 该开关具有被形成于该单晶片半导体积体电路中 而供切换之一电阻器,并且为了使该开关成为切断 状态,该供切换之电阻器藉由形成一流经其之过电 流而被切断。 26.如申请专利范围第21项之半导体积体电路,其中 该开关具有被形成于该单晶片半导体积体电路中 之供切换的一电阻器,并且为了使该开关成为切断 状态,该供切换之电阻器使用雷射被切断。 27.如申请专利范围第21项之半导体积体电路,其中 该开关具有被形成于该单晶片半导体积体电路中 之供切换的铝接线,并且为了使该开关成为切断状 态,该供切换之铝接线藉由形成一流经其之过电流 而被切断。 28.如申请专利范围第17项之半导体积体电路,其中: 该等第一和第二延迟时间调整电路包含被形成于 该单晶片半导体积体电路中之一调节电阻器以及 被连接到该调节电阻器之一电容器;并且 一延迟时间藉由使用雷射以调节该调节电阻器而 被调整。 29.一种包含一单一封装之半导体积体电路,其包含 : 一第一半导体晶片,其具有一输入端点和一光发射 装置而用以转换自该输入端点被输入之一电气信 号成为光信号;以及 一第二半导体晶片,其具有一光接收装置而用以转 换自该光发射装置被发射之光信号成为一电气信 号,以及一放大器电路,其用以放大自该光接收装 置被得到之电气信号,其中 该第二半导体晶片包含一延迟时间调整电路,其用 以延迟自该光接收装置被得到之电气信号的上升 边缘或下降边缘,以调整一延迟时间。 30.如申请专利范围第29项之半导体积体电路,其中 该第二半导体晶片包含一测试信号输入端点。 31.如申请专利范围第29项之半导体积体电路,其中 该延迟时间调整电路包含被形成于该第二半导体 晶片中之一电阻器、一开关、或一电容器。 32.如申请专利范围第29项之半导体积体电路,其中: 该延迟时间调整电路包含被形成于该第二半导体 晶片中之一电阻器列电路,且其中多数列串联之电 阻器和开关并联地被连接,以及包含被连接在该电 阻器列电路和一接地端点之间的一电容器;并且 一延迟时间藉由打开和关开该等多数开关而被调 整。 33.如申请专利范围第29项之半导体积体电路,其中 该延迟时间调整电路包含被形成于该第二半导体 晶片中之一电容器列电路且于其中多数列串联之 电容器和开关并联地被连接,以及包含被连接在该 电容器列电路和一输入端点之间之一电阻器;并且 一延迟时间藉由打开和关闭该等多数开关而被调 整。 34.如申请专利范围第31项之半导体积体电路,其中 该开关具有一双极电晶体,并且为了使该双极电晶 体成为导通,藉由在该双极电晶体的射极和基极之 间施加一高电压,而使在该射极和该基极之间的接 合短路。 35.如申请专利范围第31项之半导体积体电路,其中 该开关具有被形成于该第二半导体晶片中之供切 换的一电阻器或供切换的铝接线,并且为了使该开 关成为切断状态,该供切换之电阻器或该供切换之 铝接线被切断。 36.如申请专利范围第29项之半导体积体电路,其中 该延迟时间调整电路是由一固定电流电路和一电 容器所构成,并且当该固定电流电路中之电流値改 变时,该延迟时间改变。 37.如申请专利范围第36项之半导体积体电路,其中 该固定电流电路是由输出端点被连接到该电容器 之一电晶体、被连接到该电晶体输入端点之一电 流调整电阻器、以及被连接到该电晶体控制端点 之一固定电压电路所构成。 38.如申请专利范围第37项之半导体积体电路,其中 该固定电流电路包含至少一列串联的一电阻器和 一开关,其并联地被提供至该电流调整电阻器,并 且被供应至该电容器的电流随着该开关之打开及 关闭而变化。 39.如申请专利范围第29项之半导体积体电路,其中 利用该延迟时间调整电路被产生的信号之延迟时 间的温度特性以及利用除了该延迟时间调整电路 之外的电路而被产生的信号之延迟时间的温度特 性是大致地相同。 40.如申请专利范围第29项之半导体积体电路,其中 利用被形成于该第二半导体晶片上之该延迟时间 调整电路被产生的信号之延迟时间的温度特性以 及利用被形成于该第二半导体晶片上之除了该延 迟时间调整电路之外的电路而被产生的信号之延 迟时间的温度特性是大致地相同。 41.一种用以驱动一半导体装置之驱动电路,其包含 : 一延迟时间调整电路,其用以延迟一输入信号之上 升边缘或下降边缘并且改变延迟数量; 一比较电路,其用以比较来自该延迟时间调整电路 之一输出信号与一预定电压; 一高位准转移电路,其用以转移来自该比较电路之 一输出信号成为以输出参考电压为基础之信号;以 及 一输出放大器电路,其用以放大来自该高位准转移 电路之输出信号并且输出用以驱动该半导体装置 之一信号, 其中利用该延迟时间调整电路被产生的信号之延 迟时间的温度特性以及利用除了该延迟时间调整 电路之外的电路而被产生的信号之延迟时间的温 度特性是大致地相同。 42.一种电浆显示器装置,其使用如申请专利范围第 1项之半导体积体电路于一半导体装置之预驱动电 路中用以驱动该电浆显示器面板之电极。 43.一种电浆显示器装置,其使用如申请专利范围第 2项之半导体积体电路于一半导体装置之预驱动电 路中用以驱动该电浆显示器面板之电极。 44.一种电浆显示器装置,其使用如申请专利范围第 17项之半导体积体电路于一半导体装置之预驱动 电路中用以驱动该电浆显示器面板之电极。 45.一种电浆显示器装置,其使用如申请专利范围第 29项之半导体积体电路于一半导体装置之预驱动 电路中用以驱动该电浆显示器面板之电极。 46.一种电浆显示器装置,其使用如申请专利范围第 41项之半导体积体电路于一半导体装置之预驱动 电路中用以驱动该电浆显示器面板之电极。 47.如申请专利范围第42项之电浆显示器装置,其中 该预驱动电路是用以驱动供应一维持脉波之维持 电路之输出装置之电路。 48.一种电浆显示器装置,其包含: 多数个第一电极和多数个第二电极,其轮流相邻地 被配置; 第一电极驱动电路,其具有用以施加一放电电压至 该等多数个第一电极之半导体装置;以及 第二电极驱动电路,其具有用以施加一放电电压至 该等多数个第二电极之半导体装置, 其中: 一放电被引发而发生在该等第一电极和第二电极 之相邻的电极之间;并且 该第一电极驱动电路或该第二电极驱动电路包含 如申请专利范围第1项之半导体积体电路作为用以 驱动该半导体装置之驱动电路。 49.一种电浆显示器装置,其包含: 多数个第一电极和多数个第二电极,其轮流相邻地 被配置; 第一电极驱动电路,其具有用以施加一放电电压至 该等多数个第一电极之半导体装置;以及 第二电极驱动电路,其具有用以施加一放电电压至 该等多数个第二电极之半导体装置, 其中: 一放电被引发而发生在该等第一电极和第二电极 之相邻的电极之间;并且 该第一电极驱动电路或该第二电极驱动电路包含 如申请专利范围第2项之半导体积体电路作为用以 驱动该半导体装置之驱动电路。 50.一种电浆显示器装置,其包含: 多数个第一电极和多数个第二电极,其轮流相邻地 被配置; 第一电极驱动电路,其具有用以施加一放电电压至 该等多数个第一电极之半导体装置;以及 第二电极驱动电路,其具有用以施加一放电电压至 该等多数个第二电极之半导体装置, 其中: 一放电被引发以发生在该等第一电极和第二电极 之相邻的电极之间;并且 该第一电极驱动电路或该第二电极驱动电路包含 如申请专利范围第17项之半导体积体电路作为用 以驱动该半导体装置之驱动电路。 51.一种电浆显示器装置,其包含: 多数个第一电极和多数个第二电极,其轮流相邻地 被配置; 第一电极驱动电路,其具有用以施加一放电电压至 该等多数个第一电极之半导体装置;以及 第二电极驱动电路,其具有用以施加一放电电压至 该等多数个第二电极之半导体装置, 其中: 一放电被引发以发生在该等第一电极和第二电极 之相邻的电极之间;并且 该第一电极驱动电路或该第二电极驱动电路包含 如申请专利范围第29项之半导体积体电路作为用 以驱动该半导体装置之驱动电路。 52.一种电浆显示器装置,其包含: 多数个第一电极和多数个第二电极,其轮流相邻地 被配置; 第一电极驱动电路,其具有用以施加一放电电压至 该等多数个第一电极之半导体装置;以及 第二电极驱动电路,其具有用以施加一放电电压至 该等多数个第二电极之半导体装置, 其中: 一放电被引发以发生在该等第一电极和第二电极 之相邻的电极之间;并且 该第一电极驱动电路或该第二电极驱动电路包含 如申请专利范围第46项之半导体积体电路作为用 以驱动该半导体装置之驱动电路。 图式简单说明: 第1图是展示习见的电浆显示器装置(PDP)中维持电 路之情况的组态图形。 第2图是展示第1图所展示之维持电路操作图形。 第3A图和第3B图是说明于功率回复电路中时序转移 之影响的图形。 第4图是展示本发明第一实施例之PDP装置一般组态 的方块图。 第5图是展示第一实施例之PDP装置中驱动波形的图 形。 第6图是展示第一实施例之维持电路组态的图形。 第7图是展示被使用于第一实施例维持电路中之半 导体积体电路(IC)组态的图形。 第8图是展示第一实施例之高位准转移电路和输出 放大器电路的组态图形。 第9(A)-(E)图是展示第一实施例之操作波形的图形 。 第10(A)-(C)图是说明本发明效应之图形。 第11图是展示第一实施例之延迟时间调整电路特 定组态范例的图形。 第12图是展示第一实施例之延迟时间调整电路特 定组态范例的图形。 第13图是展示第一实施例之延迟时间调整电路特 定组态范例的图形。 第14图是展示第一实施例之延迟时间调整电路另 一特定组态范例的图形。 第15图是展示用以设定被使用于第一实施例中之 半导体积体电路(IC)的延迟时间之方法的图形。 第16图是展示本发明第二实施例之维持电路组态 的图形。 第17图是展示被使用于第二实施例维持电路中之 半导体积体电路(IC)组态的图形。 第18图是展示被使用于第三实施例电路中之半导 体积体电路(IC)组态的图形。 第19图是展示本发明第四实施例之PDP装置一般组 态的方块图。 第20A图和第20B图是展示第四实施例中PDP装置之一 维持放电周期驱动波形的图形。 第21图是展示第四实施例之维持电路组态的图形 。 第22图是展示被使用于第四实施例维持电路中之 半导体积体电路(IC)组态的图形。 第23图是展示一低位准转移电路之组态图形。 第24图是展示被使用于第五实施例维持电路中之 半导体积体电路(IC)组态的图形。 第25(A)-(H)图是展示第五实施例之半导体积体电路( IC)中波形的图形。 第26图是展示第六实施例之维持电路组态的图形 。 第27图是展示使用习见的光学传输电路之预驱动 电路组态的图形。 第28图是展示使用本发明第七实施例之光学传输 电路的预驱动电路组态之图形。 第29图是展示用以设定第七实施例之预驱动电路 之延迟时间之方法的图形。 第30图是展示用以设定第七实施例之预驱动电路 之延迟时间的另一方法之图形。 第31图是展示用以设定第七实施例之预驱动电路 之延迟时间的另一方法之图形。 第32图是展示用以设定第七实施例之预驱动电路 之延迟时间的另一方法之图形。 |
