| 摘要 |
L'invention a pour objet une structure de transistor vertical et son procédé de fabrication comportant un substrat et un empilement de couches dans un plan parallèle au substrat (10), ledit empilement comprenant une première couche conductrice (11) assurant la fonction de source, une dernière couche conductrice (17) assurant la fonction de drain, une membrane comportant des pores , caractérisée en ce que ladite structure comporte des filaments en matériau semiconducteur (16i) à l'intérieur au moins d'une partie des pores et en ce que la membrane comporte un empilement d' au moins trois couches, une première couche de matériau isolant (20), une seconde couche conductrice (12) assurant la fonction de grille et une couche isolante supérieure (13'), définissant trois séries de pores sensiblement empilés.
|
