半导体存储装置

摘要

本发明的目的在于提供一种用于补偿不良数据线的具有改良的冗余结构的半导体存储装置。该装置包含多个存储单元阵列块(31)，同时包含连接于k条数据输入输出线的阵列区域(30)。在存储单元阵列块(30)共同配设k+m条共同的内部数据线(43)。在每一存储单元阵列块(31)配设k+m+n条分立的内部数据线。根据第1不良信息信号，为了将k+m+n条分立的内部数据线(45)中的k+m条分别连接于k+m条共同的内部数据线(43)，配设了分立线连接电路。根据第2不良信息信号，为了将所述k+m条共同的内部数据线(43)中的k条分别连接于k条数据输入输出线(41)，配设共同线连接电路(34)。其中k、m、n分别为自然数。

主权项

1.一种半导体存储装置，其特征在于，具备包含分别排列多个存储单元的多个存储单元阵列块，同时连接于k条数据输入输出线的阵列区域、共同配设于上述多个存储单元阵列块的k+m条共同的内部数据线、在所述多个存储单元阵列块的每一阵列块配设的k+m+n条分立的内部数据线，该分立的内部数据线具备对所述共同的内部数据线的k+m条配线配设的，k+m+n组具有互补关系的配线对、根据第1不良信息信号，将所述k+m+n条分立的内部数据线中的k+m条分别连接于所述k+m条共同的内部数据线的数据线冗余用的第1移位开关块、以及根据第2不良信息信号，将所述k+m条共同的内部数据线中的k条分别连接于所述k条数据输入输出线的数据线冗余用的第2移位开关块；其中k、m、n分别为自然数。