发明名称 抗蚀图案形成方法和半导体装置的制造方法
摘要 本发明提供改善了由于掩模图案的疏密差所产生的OPE特性、提高了图案的设计可靠性的抗蚀图案形成方法。该方法具有以下工序:在基板(7)上形成具有酸解离性溶解抑制基的抗蚀剂(1)的工序、将溶解在醇类溶剂中的酸性聚合物涂布在抗蚀剂上形成上层膜(6)的工序、通过掩模(3)进行曝光的工序、进行烘烤处理的工序、利用碱显影液(4)进行处理的工序,在进行烘烤处理的工序中,通过上层膜形成混合层(9),掩模图案的图案密度高的区域(A)与图案密度低的区域(B)相比,在未曝光部上厚厚地形成有混合层。
申请公布号 CN101013265A 申请公布日期 2007.08.08
申请号 CN200710006163.0 申请日期 2007.01.31
申请人 株式会社瑞萨科技 发明人 菅长利文;塙哲郎;石桥健夫
分类号 G03F7/09(2006.01);G03F7/11(2006.01);G03F7/16(2006.01);G03F7/20(2006.01);G03F7/30(2006.01);G03F7/38(2006.01);G03F7/26(2006.01);H01L21/027(2006.01) 主分类号 G03F7/09(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 孙秀武;李平英
主权项 1.一种抗蚀图案形成方法,该方法为利用光刻法的抗蚀图案形成方法,其特征在于,该方法具有以下工序:在基板上形成具有酸解离性溶解抑制基的抗蚀剂的工序、将溶解在醇类溶剂中的酸性聚合物涂布在所述抗蚀剂上形成上层膜的工序、通过掩模进行曝光的工序、进行烘烤处理的工序、利用碱显影液进行处理的工序,在进行所述烘烤处理的工序中,通过所述上层膜形成混合层,掩模图案的图案密度高的区域与所述图案密度低的区域相比,在未曝光部上厚厚地形成混合层。
地址 日本东京都